與同級(jí)內(nèi)核相比，CodasipL110每瓦性能提高50%，代碼規(guī)模縮小20%

德國(guó)慕尼黑，2024年6月4日— RISC-V定制計(jì)算領(lǐng)域的領(lǐng)導(dǎo)者Codasip推出了新的低功耗嵌入式處理器核和新一代處理器設(shè)計(jì)自動(dòng)化工具集CodasipStudio。Codasip L110為功耗敏感應(yīng)用提供了同類最佳的性能。此外，客戶還可以輕松添加其獨(dú)特的定制功能，以實(shí)現(xiàn)前所未有的特定于應(yīng)用程序的PPA（功率、性能和面積）改進(jìn)。Codasip Studio Fusion中的一個(gè)新的定制級(jí)別，即Bounded customization，使客戶能夠?qū)⒏哔|(zhì)量、經(jīng)過(guò)充分驗(yàn)證的定制RISC-V核快速推向市場(chǎng)。因?yàn)槠浠鶞?zhǔn)內(nèi)核的功能完全得到了保證，在用新指令進(jìn)行擴(kuò)展時(shí)無(wú)須擔(dān)心風(fēng)險(xiǎn)，全新的驗(yàn)證框架大大簡(jiǎn)化了自定義指令的驗(yàn)證流程。

Codasip首席商務(wù)官BrettCline表示：“RISC-V核的定制技術(shù)使芯片設(shè)計(jì)人員能夠引入針對(duì)其特定軟件工作負(fù)載的新指令，并顯著改善PPA。”?！拔覀兊腖110新核為小面積和低功耗應(yīng)用程序提供了一流的性能，同時(shí)還提供便利快捷定制技術(shù)，該定制對(duì)既有核心功能沒(méi)有風(fēng)險(xiǎn)影響。我們以靈活的商業(yè)模式提供以上技術(shù)，避免客戶為定制計(jì)算付出高昂的代價(jià)。”

新CodasipL110 RISC-V CPU核帶來(lái)新游戲方式

與市場(chǎng)上的同級(jí)內(nèi)核相比，Codasip L110每瓦性能提高了50%，代碼規(guī)?？s小了20%。L110提供了廣泛的配置選項(xiàng)，允許采取不同的面積/性能取舍策略，并支持標(biāo)準(zhǔn)RISC-V代碼規(guī)模擴(kuò)展。此外，L110是完全可定制的，允許芯片設(shè)計(jì)人員根據(jù)需求改進(jìn)處理器以實(shí)現(xiàn)有針對(duì)性的顯著PPA提升，使其設(shè)計(jì)的產(chǎn)品與眾不同。L110由Codasip團(tuán)隊(duì)使用Codasip Studio Fusion設(shè)計(jì)，非常適合小面積、低功耗的應(yīng)用，如狀態(tài)機(jī)替代、傳感器控制器和物聯(lián)網(wǎng)邊緣設(shè)備等。

Codasip StudioFusion引入了獨(dú)特的處理器設(shè)計(jì)和驗(yàn)證功能，具有無(wú)與倫比的生產(chǎn)力

多年來(lái)，Codasip Studio一直是從同一處理器模型生成RTL和軟件開發(fā)工具的工具集。新版本Codasip Studio Fusion在此基礎(chǔ)上進(jìn)一步發(fā)展，并添加了一個(gè)新劃分層?？蛻艨梢詮募线x項(xiàng)配置CPU核，在集合范圍內(nèi)創(chuàng)建自定義指令，或者自由設(shè)計(jì)。這些工具自動(dòng)生成包括編譯器、仿真模型、調(diào)試器和分析器的SDK（軟件開發(fā)工具包），以及包括RTL、驗(yàn)證框架等的HDK（硬件開發(fā)工具包）。

最新版本還引入了更多的設(shè)計(jì)自動(dòng)化，使處理器設(shè)計(jì)更加簡(jiǎn)單快捷。新的設(shè)計(jì)結(jié)構(gòu)允許融合處理器的架構(gòu)和微體系結(jié)構(gòu)描述。該工具集還可以自動(dòng)將通用處理器方面的陳述性描述轉(zhuǎn)換為基本邏輯單元。

Codasip Studio Fusion工具集的優(yōu)勢(shì)都體現(xiàn)在新的L110核中，它可以作為預(yù)先驗(yàn)證的起點(diǎn)來(lái)實(shí)現(xiàn)正確的定制級(jí)別。對(duì)于需要更高性能起點(diǎn)的客戶，Codasip提供了其他選項(xiàng)，如64位的RISC-V應(yīng)用處理器核A730。

審核編輯：彭菁