本文簡單介紹了共封裝光學(xué)器件的現(xiàn)狀與挑戰(zhàn)。

1、Device fabrication/設(shè)備制造。需要為CPO開發(fā)先進的制造工藝和器件結(jié)構(gòu)。以3D集成CPO的形式，硅光子芯片充當(dāng)插入器，以實現(xiàn)更短的跡線和更低的功耗。此外，標(biāo)準(zhǔn)硅光子制造技術(shù)必須和封裝開發(fā)相結(jié)合。

圖1 CUMEC硅光子PDK示意圖

圖2 用于光輸入的PM光纖和用于光輸出的非PM光纖的混合封裝

圖3 片上光源的異質(zhì)結(jié)構(gòu)集成和異質(zhì)集成

圖4 使用硅光子插入器和TSV結(jié)構(gòu)的混合組裝光學(xué)模塊。b硅光子中介層上的TSV制造工藝

2、External laser source/外部激光源。分析了激光芯片的要求。結(jié)果表明，高功率激光器和TEC是主要的貢獻者。提出了降低激光功耗的潛在解決方案。

圖5 102.4 T共封裝光學(xué)器件的配置

表1光學(xué)引擎的鏈路預(yù)算分析

表2 ELS封裝總功耗

圖6 高功率激光器性能

3、Optical power delivery/光功率傳輸。在最近的提案中，光功率傳輸系統(tǒng)經(jīng)常被過度簡化甚至被忽視。試圖從三個方面解決光功率傳輸中的基本問題，具體來說，功率需求是如何增長的，需要什么技術(shù)，以及主要挑戰(zhàn)是什么。

圖7 簡單光鏈路所示的光功率傳輸挑戰(zhàn)

4、用于CPO的DSP。DSP芯片在CPO中起著重要作用?？偨Y(jié)了主機側(cè)和線路側(cè)鏈路的電氣要求，并提供了DSP設(shè)計考慮因素，包括收發(fā)器架構(gòu)、時鐘方案和均衡實現(xiàn)。

圖8 a 可插拔光學(xué)模塊。b CPO架構(gòu)

圖9 XSR頂層結(jié)構(gòu)框圖及XSR應(yīng)用和要求

圖10 LR架構(gòu)和性能要求

圖11 時鐘路徑

圖12 a收發(fā)器的端子。b帶T線圈峰值的TX。

c具有T_線圈和9電感峰值的RX。d帶LC-π網(wǎng)絡(luò)的RX

圖13 a 基于ADC-DSP的SerDes中的均衡器。b DF-NL-MLSE

5、Microring-based transmitter array for CPO/基于微環(huán)的CPO發(fā)射機陣列。微環(huán)調(diào)制器具有面積小、功率效率高、與波分復(fù)用兼容等優(yōu)點，使其成為CPO的有前景的候選者。然而，它面臨著許多挑戰(zhàn)，如波長控制和偏振靈敏度。總結(jié)了基于微環(huán)的收發(fā)器陣列的挑戰(zhàn)和最新進展，并提出了應(yīng)對這些挑戰(zhàn)的建議。

圖14 基于MRR的收發(fā)器示意圖，包括驅(qū)動器、MRM、接收器、MRR DEMUX和熱調(diào)諧器

6、Mach–Zehnder modulator (MZM) based transmitter for CPO/基于馬赫曾德調(diào)制器（MZM）的CPO發(fā)射機。MZM已經(jīng)商業(yè)化，是替代現(xiàn)有可插拔光學(xué)模塊的有前景的解決方案。然而，MZM驅(qū)動器設(shè)計在電壓擺動、帶寬、能效和其他方面帶來了許多挑戰(zhàn)。本節(jié)概述了MZM發(fā)射機，重點介紹了其驅(qū)動器設(shè)計。

7、Optical receiver front-end for CPO/CPO的光接收機前端。與BiCMOS相比，基于CMOS的光接收器在集成度、功耗和成本方面與CPO更兼容。本節(jié)將介紹基于CMOS的光接收器前端電子設(shè)計的最新進展，希望這將為未來CPO的完全集成電子IC鋪平道路。

圖15 NRZ可插拔與PAM-4 CPO收發(fā)器

紅色：SiGe，藍色：CMOS，紫色：硅光子學(xué)

8、2.5D and 3D packaging for CPO/CPO的2.5D和3D封裝。2.5D、3D封裝技術(shù)可以實現(xiàn)CPO的高帶寬、高集成度和低功耗。本節(jié)主要討論IMECAS開發(fā)的2D/2.5D/3D硅光子共封裝模塊、2D MCM光子模塊封裝問題以及硅光子晶片級封裝的挑戰(zhàn)。

圖16 過去十年交換機和ASIC的帶寬增長

圖17 共封裝開關(guān)的完整組裝，顯示了十六個收發(fā)器模塊

圖18 CPO solutions. a IBM and II-VI. b Ranovus. c Intel. d Ayarlabs.e Hengtong Rockley

圖19光電三維集成截面2.5D解決方案。b 3D解決方案

9、Electronic-photonic co-simulation for CPO/CPO的電子-光子協(xié)同模擬。電子光子協(xié)同模擬是大規(guī)模電子光子協(xié)同設(shè)計的前提。然而，該領(lǐng)域相對不成熟，面臨著許多方法和工程挑戰(zhàn)。主流方法是將光子器件集成到電子設(shè)計自動化平臺中。主要討論光子器件建模、時域模擬和頻域模擬的挑戰(zhàn)和解決方案。

10、HPC光子互連的系統(tǒng)考慮因素。本節(jié)將光子互連鏈路分解為硬件和軟件組件，相應(yīng)地討論了它們的現(xiàn)狀、挑戰(zhàn)以及它們?nèi)绾斡绊懝庾渔溌泛途W(wǎng)絡(luò)的完整性。最后，討論了HPC網(wǎng)絡(luò)光子互連未來的下一個里程碑。

11、HPC中的光電混合接口。出于兼容性考慮，HPC一直不愿轉(zhuǎn)向新技術(shù)。到目前為止，光電混合集成并沒有真正利用集成的優(yōu)勢。分析了CPO的不同互連設(shè)計考慮因素，并為加快CPO在HPC中的應(yīng)用提供了建議。

圖 20 XSR-AUI CPO示意圖

圖21 Development of physical layer

12、CPO development and standardization/CPO development and standardization/CPO開發(fā)和標(biāo)準(zhǔn)化。中國計算機互聯(lián)技術(shù)聯(lián)盟（CCITA）協(xié)調(diào)了學(xué)術(shù)界和工業(yè)界的努力，以啟動中國CPO標(biāo)準(zhǔn)化。概述了中國CPO標(biāo)準(zhǔn)化工作的技術(shù)和經(jīng)濟考慮因素。

圖22 擴展物理層的架構(gòu)

圖23 當(dāng)CPU需要更多的I/O帶寬但受到封裝的限制時，光學(xué)I/O可以幫助解決這個問題

圖24 光連接技術(shù)成熟度水平

圖 26 CCITA CPO and chiplet standard outline

參考文獻：

Co?packaged optics (CPO) status, challenges, and solutions，Min Tan等。