DP83848x：高性能單端口以太網(wǎng)收發(fā)器的設(shè)計(jì)與應(yīng)用

在嵌入式系統(tǒng)的設(shè)計(jì)中，以太網(wǎng)收發(fā)器是實(shí)現(xiàn)網(wǎng)絡(luò)通信的關(guān)鍵組件之一。今天，我們要深入探討的是德州儀器（TI）的DP83848x系列單端口10/100 MB/s以太網(wǎng)收發(fā)器，它在性能、可靠性和小型化方面都有著出色的表現(xiàn)，非常適合對(duì)空間要求敏感的應(yīng)用場(chǎng)景。

文件下載：dp83848t.pdf

1. 器件概述

1.1 特性亮點(diǎn)

DP83848x采用低功耗3.3 - V、0.18 - μm CMOS技術(shù)，具備多種令人矚目的特性。它支持10/100 Mb/s的Auto - MDIX功能，能自動(dòng)識(shí)別網(wǎng)線類型，無(wú)需手動(dòng)切換交叉線和直連線，大大簡(jiǎn)化了布線過(guò)程。同時(shí)，其能量檢測(cè)模式可以在無(wú)數(shù)據(jù)活動(dòng)時(shí)進(jìn)入低功耗狀態(tài)，有效降低能耗。

該器件擁有3.3 - V的MAC接口，支持RMII Rev. 1.2接口（可配置）和MII接口，還配備了MII串行管理接口（MDC和MDIO），方便進(jìn)行設(shè)備管理和配置。此外，它支持IEEE 802.3自動(dòng)協(xié)商和并行檢測(cè)，能夠自動(dòng)選擇最佳的通信模式，確保高效穩(wěn)定的通信。

在物理層方面，DP83848x集成了符合ANSI X3.263標(biāo)準(zhǔn)的TP - PMD，具備自適應(yīng)均衡和基線漂移補(bǔ)償功能，能在超過(guò)137米的網(wǎng)線長(zhǎng)度上實(shí)現(xiàn)無(wú)差錯(cuò)運(yùn)行。同時(shí)，它還提供了大于4 kV人體模型的ESD保護(hù)，保證了設(shè)備的可靠性和穩(wěn)定性。部分型號(hào)（DP83848J/K）還支持可配置的LED指示燈，用于顯示鏈路和活動(dòng)狀態(tài)，方便調(diào)試和監(jiān)控。

1.2 應(yīng)用場(chǎng)景廣泛

DP83848x的應(yīng)用場(chǎng)景十分廣泛，涵蓋了外圍設(shè)備、移動(dòng)設(shè)備、工廠和樓宇自動(dòng)化以及基站等領(lǐng)域。在這些場(chǎng)景中，它的高性能和可靠性能夠滿足不同應(yīng)用的需求，為設(shè)備之間的通信提供穩(wěn)定的保障。

1.3 詳細(xì)描述

DP83848x專為嵌入式系統(tǒng)中對(duì)空間敏感的應(yīng)用而設(shè)計(jì)，不僅滿足了對(duì)質(zhì)量和可靠性的要求，還具備小巧的外形尺寸。它的性能遠(yuǎn)遠(yuǎn)超過(guò)了IEEE標(biāo)準(zhǔn)，在超過(guò)137米的Cat - V電纜上仍能保持卓越的互操作性和行業(yè)領(lǐng)先的性能。

DP83848J/K型號(hào)提供了兩個(gè)靈活的LED指示燈，分別用于顯示鏈路和速度，方便用戶直觀了解設(shè)備的工作狀態(tài)。同時(shí)，該器件支持MII和RMII接口，為設(shè)計(jì)帶來(lái)了更大的靈活性和便利性。而DP83848H/M/T型號(hào)則集成了25 - MHz時(shí)鐘輸出，無(wú)需額外的時(shí)鐘源組件，節(jié)省了空間和成本。

1.4 功能框圖

通過(guò)功能框圖，我們可以更清晰地了解DP83848x的內(nèi)部結(jié)構(gòu)和工作原理，為后續(xù)的設(shè)計(jì)和調(diào)試提供參考。

2. 器件對(duì)比

在選擇器件時(shí)，我們需要根據(jù)實(shí)際應(yīng)用場(chǎng)景的溫度要求來(lái)選擇合適的型號(hào)，以確保設(shè)備的穩(wěn)定運(yùn)行。

3. 引腳配置與功能

DP83848x的引腳分為多個(gè)接口類別，包括串行管理接口、MAC數(shù)據(jù)接口、時(shí)鐘接口、LED接口、復(fù)位、 strap選項(xiàng)、10/100 Mb/s PMD接口、特殊連接和電源引腳等。下面我們來(lái)詳細(xì)了解一下各個(gè)接口的功能。

3.1 串行管理接口

該接口通過(guò)MDC和MDIO引腳實(shí)現(xiàn)，MDC為管理數(shù)據(jù)時(shí)鐘，最大時(shí)鐘速率為25 MHz，無(wú)最小速率要求；MDIO為雙向管理指令/數(shù)據(jù)信號(hào)，需要一個(gè)1.5 kΩ的上拉電阻。通過(guò)這個(gè)接口，我們可以對(duì)設(shè)備進(jìn)行配置和管理。

3.2 MAC數(shù)據(jù)接口

MAC數(shù)據(jù)接口包括多個(gè)信號(hào)引腳，如COL（碰撞檢測(cè)）、CRS/CRS_DV（載波檢測(cè)）、RX_CLK（接收時(shí)鐘）等。在不同的工作模式下，這些信號(hào)的功能和作用也有所不同。例如，在半雙工模式下，COL信號(hào)用于檢測(cè)碰撞；而在全雙工模式下，該信號(hào)始終為邏輯0。

3.3 時(shí)鐘接口

時(shí)鐘接口通過(guò)X1和X2引腳實(shí)現(xiàn)，X1為主要的時(shí)鐘參考輸入，支持外部晶體諧振器或外部CMOS級(jí)振蕩器源；X2為晶體輸出引腳，當(dāng)使用外部CMOS振蕩器時(shí)鐘源時(shí)，該引腳應(yīng)保持未連接狀態(tài)。

3.4 LED接口

DP83848J/K型號(hào)支持可配置的LED指示燈，通過(guò)LED_LINK和LED_SPEED引腳實(shí)現(xiàn)。LED_LINK用于顯示鏈路狀態(tài)，LED_SPEED用于顯示數(shù)據(jù)速率。這些指示燈的狀態(tài)可以根據(jù)實(shí)際需求進(jìn)行配置，方便調(diào)試和監(jiān)控。

3.5 復(fù)位

通過(guò)RESET_N引腳實(shí)現(xiàn)硬件復(fù)位，將該引腳拉低至少1 μs，可使設(shè)備復(fù)位，所有內(nèi)部寄存器將重新初始化為默認(rèn)狀態(tài)，strap選項(xiàng)也將重新初始化。此外，還可以通過(guò)軟件設(shè)置基本模式控制寄存器（BMCR）的復(fù)位位來(lái)實(shí)現(xiàn)軟件復(fù)位。

3.6 Strap選項(xiàng)

DP83848x使用多個(gè)功能引腳作為strap選項(xiàng)，這些引腳的值在復(fù)位時(shí)被采樣，并用于將設(shè)備設(shè)置為特定的工作模式。例如，PHY地址輸入引腳（PHYAD[4:0]）可以設(shè)置設(shè)備的PHY地址，從而實(shí)現(xiàn)多設(shè)備的管理和通信。

4. 規(guī)格參數(shù)

4.1 絕對(duì)最大額定值

在使用DP83848x時(shí)，需要注意其絕對(duì)最大額定值，如電源電壓范圍為 - 0.5 V - 4.2 V，最大結(jié)溫為150℃等。超過(guò)這些額定值可能會(huì)導(dǎo)致設(shè)備永久性損壞，因此在設(shè)計(jì)時(shí)必須嚴(yán)格遵守。

4.2 ESD額定值

該器件具有良好的ESD保護(hù)性能，人體模型（HBM）的ESD額定值為 + 4000 V，帶電設(shè)備模型（CDM）的ESD額定值為 + 1000 V，能夠有效防止靜電對(duì)設(shè)備造成損壞。

4.3 推薦工作條件

推薦的電源電壓為3.3 V ± 0.3 V，不同型號(hào)的環(huán)境溫度范圍也有所不同。在設(shè)計(jì)時(shí)，應(yīng)確保設(shè)備在推薦的工作條件下運(yùn)行，以保證其性能和可靠性。

4.4 熱信息

了解設(shè)備的熱信息對(duì)于散熱設(shè)計(jì)非常重要。DP83848x的熱阻參數(shù)包括結(jié)到環(huán)境熱阻（RθJA）、結(jié)到外殼熱阻（RθJC）等，這些參數(shù)可以幫助我們合理設(shè)計(jì)散熱方案，確保設(shè)備在高溫環(huán)境下也能穩(wěn)定工作。

4.5 DC和AC規(guī)格

DC規(guī)格包括輸入高電壓、輸入低電壓、輸出高電壓、輸出低電壓等參數(shù)；AC規(guī)格包括各種時(shí)序要求，如MII串行管理時(shí)序、100 Mb/s MII傳輸時(shí)序等。在設(shè)計(jì)電路時(shí)，需要根據(jù)這些規(guī)格參數(shù)來(lái)選擇合適的元器件和設(shè)計(jì)合理的時(shí)序。

5. 詳細(xì)描述

5.1 功能模塊

DP83848x的功能模塊包括100BASE - TX發(fā)射器、100BASE - TX接收器和10BASE - T收發(fā)器模塊。每個(gè)模塊都由多個(gè)功能塊組成，實(shí)現(xiàn)了數(shù)據(jù)的編碼、解碼、傳輸和接收等功能。

5.2 可配置特性

該器件具有多種可配置特性，如自動(dòng)協(xié)商、Auto - MDIX、LED接口、內(nèi)部回環(huán)和BIST等。下面我們來(lái)詳細(xì)了解一下這些特性。

5.2.1 自動(dòng)協(xié)商

自動(dòng)協(xié)商功能允許設(shè)備在連接時(shí)自動(dòng)選擇最佳的通信模式，通過(guò)快速鏈路脈沖（FLP）突發(fā)信號(hào)來(lái)交換配置信息。DP83848x支持四種不同的以太網(wǎng)協(xié)議（10 Mb/s半雙工、10 Mb/s全雙工、100 Mb/s半雙工和100 Mb/s全雙工），確保了在不同鏈路伙伴之間能夠選擇最高性能的協(xié)議。

5.2.2 Auto - MDIX

該功能使用自動(dòng)協(xié)商來(lái)確定數(shù)據(jù)傳輸和接收的正確配置，并選擇合適的MDI對(duì)進(jìn)行MDI/MDIX操作。默認(rèn)情況下，Auto - MDIX功能是啟用的，也可以通過(guò)strap或PHYCR寄存器進(jìn)行配置。

5.2.3 LED接口

DP83848J/K型號(hào)的LED接口支持可配置的指示燈，用于顯示鏈路和速度狀態(tài)。在不同的模式下，LED的顯示方式也有所不同，方便用戶直觀了解設(shè)備的工作狀態(tài)。

5.2.4 內(nèi)部回環(huán)

通過(guò)設(shè)置基本模式控制寄存器（BMCR）的回環(huán)位，可以啟用內(nèi)部回環(huán)功能，將MII傳輸數(shù)據(jù)路由到MII接收輸出，方便進(jìn)行系統(tǒng)診斷。

5.2.5 BIST

DP83848x集成了內(nèi)置自測(cè)試（BIST）電路，可用于測(cè)試發(fā)送和接收數(shù)據(jù)路徑的完整性。用戶可以選擇9位或15位的偽隨機(jī)序列進(jìn)行測(cè)試，測(cè)試結(jié)果存儲(chǔ)在PHYCR寄存器的BIST狀態(tài)位中。

5.3 工作模式

DP83848x支持MII和RMII兩種工作模式，可通過(guò)strap選項(xiàng)或寄存器控制進(jìn)行選擇。RMII模式需要連接一個(gè)50 - MHz的振蕩器到X1引腳，并且支持可編程的彈性緩沖區(qū)，以容忍參考時(shí)鐘和恢復(fù)時(shí)鐘之間的頻率差異。

5.4 編程

了解DP83848x的編程架構(gòu)對(duì)于實(shí)現(xiàn)其功能至關(guān)重要。每個(gè)收發(fā)器模塊（100BASE - TX和10BASE - T）都由多個(gè)功能塊組成，如100BASE - TX發(fā)射器包括代碼組編碼和注入塊、擾碼器塊、NRZ到NRZI編碼器和二進(jìn)制到MLT - 3轉(zhuǎn)換器等。通過(guò)對(duì)這些功能塊的配置和控制，可以實(shí)現(xiàn)數(shù)據(jù)的正確傳輸和接收。

5.5 存儲(chǔ)器

DP83848x的寄存器塊包含多個(gè)寄存器，用于配置和監(jiān)控設(shè)備的工作狀態(tài)。例如，基本模式控制寄存器（BMCR）用于控制設(shè)備的復(fù)位、回環(huán)、速度選擇、自動(dòng)協(xié)商等功能；基本模式狀態(tài)寄存器（BMSR）用于顯示設(shè)備的能力和狀態(tài)信息。在編程時(shí)，我們需要根據(jù)實(shí)際需求對(duì)這些寄存器進(jìn)行讀寫(xiě)操作。

6. 應(yīng)用、實(shí)現(xiàn)與布局

6.1 應(yīng)用信息

在使用DP83848x進(jìn)行以太網(wǎng)應(yīng)用時(shí)，需要滿足一定的設(shè)計(jì)要求，如電源電壓為3.3 V，時(shí)鐘輸入為25 MHz（MII模式）或50 MHz（RMII模式）等。同時(shí)，還需要選擇合適的元器件，如變壓器、晶體振蕩器、磁珠等，以確保設(shè)備的性能和穩(wěn)定性。

6.2 典型應(yīng)用

典型應(yīng)用電路包括TPI網(wǎng)絡(luò)電路、時(shí)鐘輸入電路、電源反饋電路和磁珠電路等。在設(shè)計(jì)這些電路時(shí)，需要注意元器件的選擇和布局，以減少噪聲干擾和提高信號(hào)質(zhì)量。

6.3 布局指南

PCB布局對(duì)于DP83848x的性能有著重要影響。在布局時(shí)，應(yīng)遵循以下原則：

• 避免信號(hào)路徑上出現(xiàn)過(guò)孔和交叉，減少阻抗不連續(xù)性和信號(hào)干擾。
• 保持差分信號(hào)對(duì)的長(zhǎng)度匹配，減少延遲差異和共模噪聲。
• 避免信號(hào)在磁珠下方布線，防止產(chǎn)生不必要的噪聲串?dāng)_。
• 采用至少4層的PCB設(shè)計(jì)，提供良好的信號(hào)完整性和電源穩(wěn)定性。

6.4 電源供應(yīng)建議

為了確保設(shè)備的穩(wěn)定運(yùn)行，建議在電源引腳處使用低阻抗的0.1 - μF表面貼裝電容進(jìn)行旁路，以減少EMI干擾。同時(shí)，PCB應(yīng)至少有一個(gè)實(shí)心接地平面和一個(gè)實(shí)心電源平面，為設(shè)備提供低阻抗的電源和返回路徑。

7. 設(shè)備與文檔支持

7.1 相關(guān)文檔

TI提供了豐富的相關(guān)文檔，如AN - 1405 DP83848單10/100 Mb/s以太網(wǎng)收發(fā)器RMII模式應(yīng)用報(bào)告、AN - 1540以太網(wǎng)物理層產(chǎn)品的功率測(cè)量等，這些文檔可以幫助我們更好地了解和使用DP83848x。

7.2 相關(guān)鏈接

通過(guò)相關(guān)鏈接，我們可以快速訪問(wèn)技術(shù)文檔、支持和社區(qū)資源、工具和軟件等，獲取更多的技術(shù)支持和幫助。

總結(jié)

DP83848x系列以太網(wǎng)收發(fā)器以其高性能、可靠性和靈活性，為嵌入式系統(tǒng)的以太網(wǎng)通信提供了優(yōu)秀的解決方案。在設(shè)計(jì)過(guò)程中，我們需要深入了解其特性、規(guī)格參數(shù)和應(yīng)用要求，合理選擇元器件和進(jìn)行PCB布局，以確保設(shè)備的穩(wěn)定運(yùn)行和良好性能。希望本文能夠?yàn)?a target="_blank">電子工程師們?cè)谑褂肈P83848x時(shí)提供一些參考和幫助。

大家在使用DP83848x的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。