面對日益復(fù)雜的AI推理任務(wù)與多樣化的端側(cè)需求，RISC?V 憑借其靈活可擴展的架構(gòu)特性，正成為 AI 時代的重要算力底座。然而，在RISC?V高度碎片化的應(yīng)用場景下， “如何在通用標(biāo)準(zhǔn)下做出差異化創(chuàng)新”成為關(guān)鍵命題，而答案往往藏在早期的處理器選型、 IP 評估與驗證之中。

在近日舉行的“2026 玄鐵 RISC?V 生態(tài)大會”上，阿里巴巴達(dá)摩院重磅發(fā)布全球最高性能 RISC?V CPU IP——玄鐵 C950，以及主打高能效的 C925。自此，連同早前發(fā)布的C930，玄鐵構(gòu)建起新一代旗艦級 RISC?V CPU 產(chǎn)品矩陣。其中，玄鐵 C925 處理器在思爾芯第八代原型驗證系統(tǒng)“芯神瞳 S8?100”平臺上完成首發(fā)展示。作為 C930 的能效優(yōu)化版，C925 以更高性價比精準(zhǔn)契合智能終端、工業(yè)控制等中低算力場景的規(guī)模化需求。

阿里達(dá)摩院首席科學(xué)家孟建熠在會上表示：“芯片企業(yè)的SoC設(shè)計往往需要高中低產(chǎn)品搭配，玄鐵的這三張牌，正是為了給客戶提供一站式的解決方案?！?/p>

面對玄鐵高中低不同層級的處理器矩陣，思爾芯早已實現(xiàn)與玄鐵全系列高性能處理器的深度適配。思爾芯副總裁陳英仁表示：“其實早在之前，我們就已經(jīng)完成了與玄鐵全系列高性能處理器的深度適配，R 系列與 C 系列均有成熟 Demo 驗證?；谶@一合作基礎(chǔ)，思爾芯廣泛的原型驗證產(chǎn)品組合，可支撐從 IP 到系統(tǒng)的全場景驗證，為玄鐵及客戶量身打造創(chuàng)新方案，加速先進 RISC?V 芯片開發(fā)?！?/p>

思爾芯副總裁陳英仁現(xiàn)場講解

此次 C925 的首發(fā)演示，基于思爾芯第八代原型驗證系統(tǒng)——芯神瞳 S8?100（搭載 AMD VP1902 芯片）。該系統(tǒng)憑借創(chuàng)新的硬件架構(gòu)與高性能 I/O 互聯(lián)拓?fù)洌@著提升了系統(tǒng)性能、數(shù)據(jù)吞吐量與驗證效率；配合最新的RTL 級分割編譯、多系統(tǒng)調(diào)試、實時控制等軟件工具，可快速部署復(fù)雜芯片或完整 SoC 的原型驗證環(huán)境。同時，思爾芯還提供豐富的外設(shè)子卡、降速橋方案及快速定制服務(wù)，進一步加快系統(tǒng)搭建與驗證節(jié)奏。

玄鐵 C925基于思爾芯S8-100首發(fā)展示

這不僅是一次新品首發(fā)，更是玄鐵與思爾芯共同打造的解決方案范式的延續(xù)。雙方通過“左移”策略，將 IP 評估與架構(gòu)選型前置到設(shè)計早期，從源頭規(guī)避風(fēng)險，打通從 IP 評估到應(yīng)用場景的前端設(shè)計閉環(huán)。由此，芯片研發(fā)也從“確保芯片設(shè)計正確”，升級為“確保設(shè)計出正確的芯片”，從而有效加速研發(fā)進程，支撐復(fù)雜芯片創(chuàng)新高效落地。

事實上，雙方的合作由來已久。玄鐵 C907、R908 等高性能 IP 處理器此前均已在思爾芯原型驗證系統(tǒng)上完成驗證和展示，技術(shù)協(xié)同與生態(tài)互信持續(xù)加深。

值得關(guān)注的是，玄鐵今年的一個重要變化，是從底層軟件走向更明確的下游應(yīng)用場景，主動尋找細(xì)分賽道、頭部客戶與垂直行業(yè)標(biāo)桿。因為只有從真實應(yīng)用需求中生長出來的創(chuàng)新，才能在場景中建立真正的競爭力，而非停留在概念層面的“生態(tài)話術(shù)”。

“‘標(biāo)準(zhǔn)化’曾是工業(yè)時代的皇冠，但在 RISC-V高度碎片化的今天，它正逐漸成為一種枷鎖。如何在通用標(biāo)準(zhǔn)之下實現(xiàn)快速創(chuàng)新？”思爾芯副總裁陳英仁指出：“沒有任何一家公司能獨自完成全部工作?？蛻粝Ｍ@得面向新技術(shù)與新應(yīng)用的完整解決方案，以支持自身產(chǎn)品的快速迭代——這需要 EDA 工具在早期就介入驗證與評估，也正是 EDA 的核心價值所在?！?/p>

基于此，思爾芯積極構(gòu)建開放生態(tài)，與玄鐵等行業(yè)頭部伙伴深度協(xié)同，將 IP、架構(gòu)、評估與應(yīng)用場景提前納入前端設(shè)計閉環(huán)，幫助復(fù)雜芯片創(chuàng)新從理念走向現(xiàn)實。此前，雙方共建的玄鐵IP評測中心，已實現(xiàn)從 IP 到系統(tǒng)的全場景驗證，為 RISC?V 生態(tài)注入更多確定性。

當(dāng)算力需求日益碎片化，EDA 與 IP 的深度協(xié)同將成為破局關(guān)鍵。思爾芯正通過與玄鐵的緊密合作，持續(xù)推動 RISC?V 從“可用”走向“好用”，為 AI 時代的新興應(yīng)用筑牢底層算力基石。在算力重構(gòu)的時代節(jié)點上，思爾芯正與玄鐵一道，讓每一次底層創(chuàng)新都擁有落地的路徑。