使用DDR4時(shí)鐘架構(gòu)

使用DDR4這個(gè)IP核時(shí)，時(shí)鐘如何架構(gòu)十分關(guān)鍵，DDR4 IP對(duì)時(shí)鐘有特殊的要求，可以是差分時(shí)鐘也可以是No buffer的單端時(shí)鐘，在IP核的配置界面可以配置。如果選擇的是差分時(shí)鐘，可以直接與硬件的差分端口直接連接，如果選擇的是No buffer，頂層輸入的差分時(shí)鐘利用差分轉(zhuǎn)單端的原語(yǔ)轉(zhuǎn)換成單端時(shí)鐘即可。

IBUFDS IBUFDS_inst (

.O(O), // 1-bit output: Buffer output

.I(I), // 1-bit input: Diff_p buffer input (connect directly to top-level port)

.IB(IB) // 1-bit input: Diff_n buffer input (connect directly to top-level port)

);

但是，我們的時(shí)鐘顯然不能只給DDR4這個(gè)IP核使用，我們其他的模塊也需要時(shí)鐘，不同頻率的時(shí)鐘，因此，我們需要PLL生成我們需要的不同頻率的時(shí)鐘。但是DDR4對(duì)時(shí)鐘要求很高，PLL生成的時(shí)鐘質(zhì)量抖動(dòng)不合格，編譯的過(guò)程中會(huì)直接報(bào)錯(cuò)。另外，我們用給DDR4的時(shí)鐘去另外生成一個(gè)PLL也是不行的，編譯時(shí)也會(huì)直接報(bào)錯(cuò)。通過(guò)下面的時(shí)鐘樹(shù)也能看出，從時(shí)鐘管腳輸入的時(shí)鐘到DDR4 之間不能有其他的PLL或者M(jìn)MCM，因此如果我們想要生成一個(gè)PLL，只能把PLL放在DDR4之后，我們可以使用ui_clk或者在IP配置界面的Additional Clock Outputs中輸出一個(gè)時(shí)鐘，用這個(gè)時(shí)鐘生成PLL。都是血的教訓(xùn)?。。。?/p>