開篇：復(fù)位的困惑

做FPGA/數(shù)字IC設(shè)計(jì)的，平時(shí)寫得最多的可能就是復(fù)位邏輯了。但你有沒有這種感覺：看別人代碼，有的用同步復(fù)位，有的用異步復(fù)位，有的又搞什么"異步復(fù)位同步釋放"——到底該用哪個(gè)？

說起來(lái)，這兩個(gè)玩意兒看起來(lái)簡(jiǎn)單，但要真讓你說清楚什么時(shí)候用哪個(gè)、為什么，可能還真有點(diǎn)含糊。今天咱就把這事兒徹底聊明白。

同步復(fù)位是怎么工作的

同步復(fù)位的意思很直接：復(fù)位信號(hào)必須等到時(shí)鐘邊沿來(lái)了才起作用。

舉個(gè)例子，你在第10ns把復(fù)位信號(hào)拉低了，但下一個(gè)時(shí)鐘沿在15ns，那寄存器要等到15ns才會(huì)被復(fù)位，中間這5ns寄存器還是保持原來(lái)的狀態(tài)。

Verilog寫起來(lái)是這樣的：

always @(posedge clk) begin if (rst) q <= 1'b0; else q <= d; end

注意看敏感列表，只有posedge clk，沒有復(fù)位信號(hào)什么事兒。復(fù)位信號(hào)本質(zhì)上被當(dāng)成普通的數(shù)據(jù)輸入來(lái)處理。

異步復(fù)位是怎么工作的

異步復(fù)位就不一樣了，它有點(diǎn)像開關(guān)——只要復(fù)位信號(hào)一變，寄存器立馬就被復(fù)位，根本不鳥時(shí)鐘在干嘛。

這種設(shè)計(jì)的好處是"快"，壞處嘛，后面再說。

always @(posedge clk or negedge rst_n) begin if (!rst_n) q <= 1'b0; else q <= d; end

敏感列表里多了個(gè)negedge rst_n，這就是異步的意思——復(fù)位信號(hào)一變，邏輯立刻響應(yīng)。

兩種復(fù)位到底該怎么選

按我的經(jīng)驗(yàn)，別急著下結(jié)論，先看看各自的脾氣。

什么時(shí)候用同步復(fù)位

其實(shí)選同步復(fù)位的情況還挺多的：

1.高速設(shè)計(jì)：當(dāng)你的時(shí)鐘跑到100MHz往上，異步復(fù)位的亞穩(wěn)態(tài)風(fēng)險(xiǎn)就變得很突出。這種時(shí)候老老實(shí)實(shí)用同步復(fù)位，時(shí)序收斂也更容易。

2.狀態(tài)機(jī)：狀態(tài)機(jī)的復(fù)位時(shí)機(jī)必須精準(zhǔn)，否則可能出現(xiàn)"半復(fù)位"狀態(tài)——有些寄存器復(fù)位的早，有些晚，狀態(tài)機(jī)直接卡死。同步復(fù)位能保證所有寄存器在同一拍復(fù)位。

3.多時(shí)鐘域系統(tǒng)：跨時(shí)鐘域的復(fù)位信號(hào)必須各自同步，否則輕則亞穩(wěn)態(tài)，重則整個(gè)系統(tǒng)亂套。

4.毛刺敏感的環(huán)境：如果你PCB上復(fù)位走線很長(zhǎng)，或者環(huán)境電磁干擾嚴(yán)重，同步復(fù)位的"過濾"特性能幫你擋住不少麻煩。

什么時(shí)候用異步復(fù)位

異步復(fù)位也不是一無(wú)是處，這些場(chǎng)景它就是香：

1.上電復(fù)位：系統(tǒng)上電的時(shí)候時(shí)鐘可能還沒穩(wěn)定呢，這時(shí)候需要強(qiáng)制把所有寄存器搞成已知狀態(tài)。異步復(fù)位正好不挑食，有電就能干活。

2.看門狗/緊急復(fù)位：出過事兒需要立即清零的場(chǎng)景，等一個(gè)時(shí)鐘周期可能就是災(zāi)難。異步復(fù)位立竿見影。

3.低速簡(jiǎn)單邏輯：如果你的設(shè)計(jì)跑個(gè)幾十MHz，用異步復(fù)位問題不大，而且還能省點(diǎn)資源。

4.時(shí)鐘可能停止的場(chǎng)景：比如低功耗模式下把時(shí)鐘關(guān)了，同步復(fù)位這時(shí)候就歇菜了，但異步復(fù)位還能用。

實(shí)際設(shè)計(jì)中的最佳實(shí)踐

光知道什么時(shí)候用還不夠，實(shí)戰(zhàn)中還有個(gè)黃金法則：異步復(fù)位，同步釋放。

啥意思呢？復(fù)位到來(lái)的時(shí)候，異步生效——保證快速響應(yīng)；復(fù)位撤銷的時(shí)候，必須跟時(shí)鐘同步——避免亞穩(wěn)態(tài)。

坑在這里：很多人以為復(fù)位"生效"才重要，其實(shí)更危險(xiǎn)的是"釋放"時(shí)刻。如果復(fù)位釋放的時(shí)候剛好在時(shí)鐘沿附近，不同寄存器可能，有的已經(jīng)退出復(fù)位，有的還在復(fù)位里，系統(tǒng)直接進(jìn)入"半初始化"狀態(tài)，后果不堪設(shè)想。

具體怎么實(shí)現(xiàn)？?jī)杉?jí)寄存器打拍同步：

always @(posedge clk or negedge rst_async_n) if (!rst_async_n) begin rst_sync1 <= 1'b0; rst_sync2 <= 1'b0; end else begin rst_sync1 <= 1'b1; rst_sync2 <= rst_sync1; end assign rst_sync_n = rst_sync2;

第一級(jí)D端接的是1，不是接的復(fù)位信號(hào)。這個(gè)小細(xì)節(jié)很關(guān)鍵——只有復(fù)位釋放的那一刻，第一級(jí)才會(huì)被拉高，然后再過一拍同步出去。這樣設(shè)計(jì)最省資源，也是業(yè)界標(biāo)準(zhǔn)做法。

真實(shí)案例分享

說個(gè)我之前踩過的坑吧。

有個(gè)項(xiàng)目，用的是異步復(fù)位，設(shè)計(jì)的時(shí)候圖省事兒，所有模塊都直接用外部復(fù)位信號(hào)。結(jié)果有個(gè)模塊的復(fù)位信號(hào)釋放在時(shí)鐘沿附近，引發(fā)了亞穩(wěn)態(tài)。

問題來(lái)了：功能仿真沒問題，時(shí)序仿真也過了，但上板子就是不穩(wěn)定，有時(shí)候能跑幾個(gè)小時(shí)，有時(shí)候幾分鐘就掛。

最后怎么修的？老老實(shí)實(shí)加了兩級(jí)同步器，給復(fù)位信號(hào)做了"異步復(fù)位同步釋放"。之后再也沒出過問題。

所以啊，別覺得自己設(shè)計(jì)簡(jiǎn)單就不做同步化。異步復(fù)位的亞穩(wěn)態(tài)問題是概率性的，不是不報(bào)，時(shí)候未到。

總結(jié)一下

其實(shí)這個(gè)問題沒有標(biāo)準(zhǔn)答案，關(guān)鍵看場(chǎng)景：

高速、時(shí)序敏感、多時(shí)鐘域——用同步復(fù)位；

上電初始化、緊急復(fù)位、時(shí)鐘可能停止——用異步復(fù)位，但要記得同步釋放；

復(fù)雜系統(tǒng)——通常采用混合策略，各模塊根據(jù)需求選擇合適的復(fù)位方式。

記住，復(fù)位設(shè)計(jì)雖然基礎(chǔ)，但它往往是系統(tǒng)穩(wěn)定性的基石。別圖一時(shí)省事兒，后面的debug會(huì)讓你懷疑人生。