文章來源：封裝基板工程師

原文作者：Wade Zhu

本文主要講述封裝載板制造特殊工藝。

在行業(yè)通用的載板制造領域中，除了減成法（Tenting）、改良型半加成法（mSAP）、半加成法（SAP）這三種主流核心技術路線外，還包含無芯工藝（Coreless）、嵌入式線路工藝（ETS，即 Embedded Trace Substrate/Embedded Pattern Process）、無芯銅柱法工藝（Via Post Coreless）等特殊工藝。

這些特殊工藝憑借自身獨特的產(chǎn)品特性，以及在結構設計、布線精度、性能表現(xiàn)上的差異化優(yōu)勢，精準填補了高端封裝場景的應用缺口，成為適配不同終端需求、在各細分領域發(fā)揮核心價值的特色技術路徑。

本次重點講解無芯工藝（Coreless）及其變種工藝——嵌入式線路工藝（ETS），解析工藝原理、核心優(yōu)勢與適用場景。

Coreless（無芯載板工藝）

無芯載板于2006年由富士通公司首次提出，其全稱為無芯封裝載板（Coreless Substrates）。它是一種移除了傳統(tǒng)剛性芯板（Core）、完全由高密度積層（Build-up）結構構成的有機封裝載板，核心設計目的是實現(xiàn)電子產(chǎn)品的輕薄化、小型化，滿足高端封裝的尺寸需求。與傳統(tǒng)帶Core的有機封裝載板相比，其最顯著的區(qū)別在于：無芯載板不含芯層（core），所有層均為積層（build-up）結構，無剛性芯板支撐。同時，它具備超薄、低介電常數(shù)（Low Dk）、低損耗因子（Low Df）的核心特點，適配高精度、小型化的封裝需求，廣泛應用于高端芯片、便攜電子等對尺寸和性能要求較高的場景。

傳統(tǒng)帶積層的有機封裝基板與有機無芯封裝基板對比

ETS/EPP（埋線路工藝）

ETS工藝又稱平齊基板，取其線路與PP（半固化片）平齊之意，其英文全稱為Embedded Trace Substrate/Embedded Pattern Process，是在Coreless（無芯）工藝基礎上迭代優(yōu)化而來的先進封裝載板制造技術。其核心原理是通過可剝離載體（Detach Core）實現(xiàn)線路的嵌入式成型，具體流程如下：先在可剝離的Detach Core載體上精準制作線路圖形，隨后通過層壓工藝將PP與載體線路緊密貼合，使Carrier（載體）上的線路完全嵌入PP介質層中；待分板完成后，通過蝕刻工藝去除載體底銅，最終形成符合要求的導電圖形。

與mSAP（改良型半加成法）工藝相比，ETS工藝具備兩大核心優(yōu)勢：一是細間距能力更強，由于線路圖形被完整嵌入PP介質內(nèi)部，無需進行側邊蝕刻，有效避免了側邊蝕刻帶來的線路精度損耗，可實現(xiàn)更精細的線路布局；二是薄型化能力突出，依托Detach Core載體的穩(wěn)定支撐，能有效控制載板厚度，輕松滿足薄型化產(chǎn)品需求，適配高端芯片小型化、高密度的封裝要求。

在埋入線路基板（ETS）中，電路圖案位于絕緣材料內(nèi)部，且ETS工藝具備無芯結構，這使得微電路的實現(xiàn)無需額外成本，同時大幅降低層數(shù)縮減的難度，可輕松實現(xiàn)從4層到3層的層數(shù)優(yōu)化。此外，由于蝕刻工藝不受圖案寬度的影響，電路寬度能夠得到精確控制，這也讓ETS技術成為大規(guī)模封裝基板生產(chǎn)中，構建線寬/線距（L/S）＜12μm精細線路圖案的新方法，目前業(yè)內(nèi)已知該技術可實現(xiàn)的最小線寬/線距為5/5μm。

目前，埋入線路基板（ETS）技術主要用于在兩層、三層或四層基板中構建單一電路層，且該工藝可進一步擴展為垂直堆疊多層ETS圖案，滿足更高密度的封裝需求。需要注意的是，ETS線路與順序式積層加成法（SAP）線路存在明顯區(qū)別：ETS線路集成在覆銅板（CCL）的介電層內(nèi)，而SAP線路則位于覆銅板介電層之上，不過這兩種線路的形貌一般均呈矩形，可保障信號傳輸?shù)姆€(wěn)定性。

不同層數(shù)ETS基板圖示

實現(xiàn)ETS工藝的兩種方法

Pattern Plating approach（圖形電鍍法）

Detach Core是構建精細線路圖案的支持基礎。一般使用薄干膜（厚度＜25μm）來實現(xiàn)精細線路，線路銅厚一般在10~15μm。然后再通過壓合分板將圖案集成到半固化片（Prepreg）中，再分板后蝕刻掉底銅。導通孔一般從埋線層的另一面用Laser的方式燒蝕出（盲孔）。

同時PP材料富含樹脂，可以保護線路銅不會直接接觸到玻璃纖維，防止后續(xù)基板產(chǎn)生導電陽極絲（CAF）缺陷。

目前業(yè)內(nèi)較多使用此工藝（廣芯基板/興森快捷/越亞半導體/安捷利美維等）。

Laser Trenching approach（激光刻槽法）

普通Core材，在該板材一面先生成圖形，另一面進行激光蝕刻。利用激光在板材無圖案的表面精確燒蝕出具有精細間距的高密度電路圖案，同時燒蝕出盲孔。隨后，使用特殊的電鍍工藝對板材的ETS面次進行全板電鍍。

這種電鍍工藝主要在溝槽和過孔內(nèi)沉積金屬，最大程度減少后續(xù)需要通過閃蝕去除的多余銅。

需要注意的是，由于激光燒蝕圖案化的速度相對較慢，該工藝的產(chǎn)能低于激光直接成像（LDI）。此外，任何燒蝕不規(guī)則情況，都可能在最終產(chǎn)品中造成潛在缺陷（比如燒蝕深度過大或過淺）。

Coreless與ETS差異比對

需要補充的是：上述所有Coreless（無芯）工藝的實現(xiàn)，均需依托Detach Core（可剝離載體）。而Detach Core是一種采用反向壓合工藝制成的超薄銅箔芯板，其銅箔的剝離結合力主要由剝離層進行精準控制。剝離層主要分為有機粘結劑與無機粘結劑兩大類，其中無機粘結劑可靈活調(diào)整剝離拉力強度，能夠充分滿足市場多樣化的生產(chǎn)需求。

Coreless無芯工藝與ETS埋線路工藝，是突破傳統(tǒng)封裝基板局限的關鍵技術之一，既實現(xiàn)了產(chǎn)品的輕薄化、高精度，又通過可剝離載體的設計，降低了生產(chǎn)難度、提升了產(chǎn)品可靠性。二者各有側重，能夠精準匹配不同終端的封裝需求，為載板制造的高端化升級提供了重要路徑，也為后續(xù)工藝優(yōu)化奠定了堅實基礎。