MT6825磁編碼器 是納芯微基于飽和區(qū)各向異性磁阻（AMR）技術的 18 位絕對式磁編碼器，核心優(yōu)勢在于：僅敏感 X/Y 平面磁場方向、與磁場強度無關、天然抑制 Z 軸雜散磁場，配合全差分信號鏈與多級校準，在鋰電吸塵器、BLDC 電機、伺服等強干擾場景下仍能實現(xiàn) ±0.5° 精度與 ≤2μs 延時。本文從飽和區(qū) AMR 物理機制、正交電橋架構、信號鏈抗干擾、系統(tǒng)級魯棒設計四大維度，深度解析其技術內(nèi)核與工程實現(xiàn)。

一、飽和區(qū) AMR 敏感原理：MT6825 的物理根基

1.1 各向異性磁阻（AMR）基本效應

MT6825 采用NiFe 坡莫合金薄膜作為敏感材料，其電阻隨磁化方向與電流方向夾角周期性變化，且僅在飽和磁場（30~1000mT）下穩(wěn)定工作：

物理機制：電流通過鐵磁材料時，電子散射概率由磁化方向與電流方向夾角決定：

磁化方向平行于電流 → 散射增強 → 電阻最大（(R_{text{max}})）

磁化方向垂直于電流 → 散射減弱 → 電阻最小（(R_{text{min}})）

數(shù)學模型：單 AMR 電阻隨磁場夾角 (theta) 的變化滿足：

( R(theta) = R_0 + Delta R cdot cos2theta )

其中：(R_0) 為零場基準電阻，(Delta R) 為磁阻變化量（約 2%~5%），(theta) 為磁場方向與電流方向夾角。

飽和區(qū)核心特性：

方向敏感、強度無關：磁化方向完全跟隨外部磁場方向，輸出僅與角度相關，與磁場強度波動無關。

平面選擇性：僅響應平行于芯片表面的 X/Y 平面磁場，對 Z 軸雜散磁場（電機繞組漏磁、外部永磁干擾）天然免疫。

高線性、低噪聲：飽和區(qū)磁阻 — 角度特性線性度優(yōu)于 0.1%，固有噪聲 <5nV/√Hz。

1.2 飽和區(qū)工作條件與工程意義

飽和磁場閾值：≥30mT（300 高斯），典型工作區(qū)間 50~500mT。

工程價值：

對磁鐵加工誤差、安裝氣隙（0.5~3mm）、溫度導致的磁場強度衰減不敏感，大幅降低系統(tǒng)設計難度。

徹底消除傳統(tǒng)霍爾傳感器 “磁場過弱 / 過強導致精度下降” 的問題，魯棒性顯著提升。

二、正交 AMR 惠斯通電橋：飽和區(qū)信號采集核心

2.1 電橋架構與飽和區(qū)信號輸出

MT6825 集成兩對互成 45° 的 AMR 惠斯通電橋（SIN 電橋、COS 電橋），在飽和區(qū)輸出純凈正交差分信號：

SIN 電橋：敏感軸與 X 軸夾角 0°，輸出 (V_{text{SIN}} propto sin2theta)。

COS 電橋：敏感軸與 X 軸夾角 45°，輸出 (V_{text{COS}} propto cos2theta)。

飽和區(qū)輸出特性：

幅值穩(wěn)定（20~50mV），不受磁場強度波動影響。

360° 無盲區(qū)、無跳變、無累積誤差，實現(xiàn)單圈絕對角度檢測。

差分輸出抑制共模干擾，CMRR >100dB，SNR 較單端提升 20dB+。

2.2 電橋抗干擾設計（芯片級）

共模抑制：惠斯通電橋天然抵消電源噪聲、溫度漂移、電磁耦合等共模干擾。

雜散磁場免疫：僅響應 X/Y 平面磁場，對 Z 軸雜散磁場抑制比 >80dB。

溫度穩(wěn)定性：NiFe 合金工藝優(yōu)化，-40℃~125℃ 全溫域電阻一致性 <±0.5%。

Set/Reset 線圈：內(nèi)置磁化復位線圈，消除磁滯與失調(diào)，提升長期穩(wěn)定性。

三、信號鏈抗干擾設計：從模擬到數(shù)字的全鏈路防護

MT6825 采用低噪聲模擬前端（AFE）+ 高精度同步 ADC + 數(shù)字校準 + 硬件 CORDIC 解算的全鏈路架構，系統(tǒng)性抑制干擾、保障精度。

3.1 模擬前端（AFE）：微弱信號抗干擾調(diào)理

AMR 電橋輸出僅數(shù)十 mV，需經(jīng)低噪聲、高抗干擾 AFE 放大濾波：

低噪聲差分放大器：輸入噪聲 <10nV/√Hz，CMRR>100dB@工頻，斬波技術消除直流失調(diào)。

可編程增益放大器（PGA）：增益 1~64 倍可調(diào)，適配不同氣隙與磁場強度，確保信號滿量程輸入 ADC，最大化 SNR。

抗混疊低通濾波（LPF）：二階巴特沃斯拓撲，截止頻率 1~5MHz 可編程，濾除高頻噪聲，避免 ADC 采樣混疊。

AGC 自動增益控制：自適應調(diào)整增益，抵消磁環(huán)強度波動、安裝間隙變化的影響。

3.2 高精度同步 ADC：數(shù)字化抗干擾量化

架構：雙通道同步采樣 SAR ADC，SIN/COS 信號同時采樣，保持相位關系。

關鍵參數(shù)：18 位分辨率，采樣率 ≥1MSPS，INL <±1LSB，SNR>95dB，ENOB >17 位。

基準：內(nèi)部高精度帶隙基準（溫漂 <10ppm/℃），降低 ADC 增益誤差，保證全溫域量化精度穩(wěn)定。

3.3 數(shù)字信號處理（DSP）：干擾抑制與校準

數(shù)字濾波：可編程 IIR 低通濾波，截止頻率 1~50kHz 可調(diào)，濾除 ADC 采樣噪聲與數(shù)字量化噪聲。

多級校準補償：

失調(diào)補償：修正電橋、放大器直流偏置，失調(diào)從 ±50mV → <±1mV。

幅值失衡校正：補償 SIN/COS 信號幅度不一致，失衡從 ±15% → <±1%。

正交誤差校正：修正相位非 90° 偏差，正交誤差從 ±1.0° → <±0.1°。

非線性補償：多項式擬合校正 AMR 特性非線性，INL 從 ±1° → ±0.2°。

動態(tài)溫漂補償：內(nèi)置 NTC 溫度傳感器，實時修正全溫域誤差，溫度系數(shù) <±0.001°/℃。

3.4 硬件 CORDIC 解算：高速低干擾角度計算

核心原理：通過硬件加速 CORDIC 算法，快速解算 (theta = frac{1}{2}arctanleft(frac{V_{text{SIN}}}{V_{text{COS}}}right))，替代傳統(tǒng)浮點運算。

抗干擾優(yōu)勢：

解算延時 <1μs，系統(tǒng)總延時 ≤2μs，支持 25,000rpm 高速電機。

無需浮點運算，降低芯片功耗與噪聲，適合嵌入式應用。

18 位精度輸出，最小角度步長 0.00137°，抗微小干擾能力強。

四、系統(tǒng)級抗干擾設計：工程應用落地要點

4.1 硬件安裝抗干擾

磁鐵選型：徑向磁化釹鐵硼磁鐵（直徑 6~10mm），表面磁場 ≥50mT，確保飽和區(qū)工作。

安裝參數(shù)：最優(yōu)氣隙 0.5~1.5mm，軸心偏心 <0.5mm，磁場傾斜 ≤±5°。

PCB 布局：

模擬 / 數(shù)字電源獨立供電，單點共地，避免地環(huán)路干擾。

SIN/COS 差分線等長、平行、短距布線，包地屏蔽，遠離功率回路。

電源引腳就近加 0.1μF 高頻瓷片 + 10μF 電解去耦電容。

功率區(qū)與控制區(qū)物理隔離 ≥5mm，電機動力線加裝磁環(huán)。

4.2 接口與軟件抗干擾

輸出接口：支持 SPI/ABZ/UVW/PWM 多格式輸出，差分 ABZ 接口抗干擾能力最強。

軟件濾波：MCU 端可疊加滑動平均、中值濾波，進一步抑制高頻噪聲。

故障檢測：實時監(jiān)測角度數(shù)據(jù)跳變、信號幅值異常，觸發(fā)保護機制。

五、核心性能與抗干擾對比

5.1 MT6825 核心抗干擾參數(shù)

5.2 與霍爾編碼器抗干擾對比

六、總結

MT6825 以飽和區(qū) AMR 正交惠斯通電橋為敏感核心，通過全差分信號鏈、多級校準補償、硬件 CORDIC 解算、系統(tǒng)級抗干擾布局，實現(xiàn)了 “高抗干擾、高精度、高速響應” 的完美平衡。其核心價值在于：飽和區(qū)工作模式徹底解決磁場強度波動問題，天然抑制 Z 軸雜散磁場，全鏈路抗干擾設計保障在嚴苛工業(yè) / 家電場景下穩(wěn)定可靠，是鋰電吸塵器 BLDC 電機、伺服系統(tǒng)等高精度、強干擾應用的理想選擇。

審核編輯 黃宇