何時(shí)使用鎖相環(huán)

鎖相在無線系統(tǒng)和需要在電路板上實(shí)現(xiàn)精確時(shí)鐘和信號(hào)同步的系統(tǒng)中，環(huán)路具有許多重要功能。使用PLL可能是比重復(fù)調(diào)整PCB中走線長(zhǎng)度以補(bǔ)償承載并行或串行數(shù)據(jù)的通道中的偏差更好的選擇。通過與壓控振蕩器（VCO）同步，鎖相環(huán)也可用于消除參考信號(hào)的相位噪聲。

在低速/低頻時(shí)，給定驅(qū)動(dòng)器中的相位噪聲為通常足夠低，您不需要利用鎖相環(huán)來補(bǔ)償它。除非電路板占用非常大的區(qū)域，否則上升時(shí)間已經(jīng)比相位噪聲引起的延遲/抖動(dòng)更長(zhǎng)。此時(shí)，只有最長(zhǎng)的走線組需要長(zhǎng)度匹配，以便承載數(shù)據(jù)的走線中的信號(hào)上升時(shí)間與相位噪聲極限內(nèi)的參考信號(hào)匹配。

因此，鎖相環(huán)對(duì)于高速信號(hào)的同步更有用。如果數(shù)據(jù)遍歷其源和目的地之間的許多組件（這不是許多設(shè)備和拓?fù)渲械牡湫颓闆r），則邏輯電路中的傳播延遲可能累積以產(chǎn)生顯著的延遲。此外，噪聲源 - 包括相位噪聲 - 正交增加，隨著數(shù)據(jù)穿越多個(gè)器件而增加抖動(dòng)。當(dāng)沒有穿過相同組件的時(shí)鐘信號(hào)時(shí)，這兩個(gè)因素都會(huì)導(dǎo)致數(shù)據(jù)和系統(tǒng)時(shí)鐘之間的顯著延遲。

除了將數(shù)字?jǐn)?shù)據(jù)與系統(tǒng)時(shí)鐘同步之外，鎖相環(huán)還有許多用途。或其他參考信號(hào)。模擬或數(shù)字鎖相環(huán)也可用于比某些參考更高或更低頻率的頻率合成。就數(shù)字合成而言，鎖相環(huán)可用于降低或增加數(shù)字脈沖流的重復(fù)率。在這兩種情況下，振蕩/重復(fù)頻率都可以通過商用和實(shí)驗(yàn)鎖相環(huán)達(dá)到10 GHz，從而可以支持5G系統(tǒng)和許多RF應(yīng)用。

作為無線系統(tǒng)和其他需要頻率合成的設(shè)備的一部分，鎖相環(huán)在PCB設(shè)計(jì)中發(fā)揮著重要作用。那么什么時(shí)候應(yīng)該在系統(tǒng)中使用鎖相環(huán)？與PCB設(shè)計(jì)中的許多答案一樣，這一切都取決于您的設(shè)備要求和應(yīng)用。

VCO在鎖相環(huán)中的作用

鎖相環(huán)使用模擬應(yīng)用中VCO的負(fù)反饋，或數(shù)字應(yīng)用中的數(shù)控振蕩器（NCO）。在模擬應(yīng)用中，VCO或NCO的輸出頻率分別取決于其輸入電壓或數(shù)字輸入。在任何一種情況下，PLL的輸出都將與參考輸入信號(hào)之間的相位差成比例。當(dāng)相位差（以及輸出）不隨時(shí)間變化時(shí)，則兩個(gè)信號(hào)被鎖定在相同的頻率。

在RF系統(tǒng)中，模擬VCO的輸出取決于輸入電壓，使其對(duì)調(diào)制參考時(shí)鐘信號(hào)很有用。在鎖相環(huán)內(nèi)，VCO通過使用環(huán)路濾波器有效地鎖定到特定參考。在模擬鎖相環(huán)中，環(huán)路濾波器需要一些時(shí)間來鎖定所需的參考信號(hào)（達(dá)到~100 ns）。

環(huán)路濾波器的輸出在鎖相中也有一個(gè)特殊的位置環(huán)。當(dāng)VCO用于鎖定期望的載波信號(hào)時(shí)，頻率或相位調(diào)制信號(hào)通常將以比鎖相環(huán)的鎖定時(shí)間快得多的速率進(jìn)行調(diào)制。在這種情況下，環(huán)路濾波器將輸出一個(gè)誤差信號(hào)，該信號(hào)與參考信號(hào)和VCO信號(hào)之間的瞬時(shí)相位差成比例。當(dāng)調(diào)制參考信號(hào)作為載波輸入到鎖相環(huán)時(shí)，該誤差信號(hào)實(shí)際上是解調(diào)信號(hào)。

玩過合成器嗎？您正在使用VCO

VCO布局作為鎖相環(huán)的一部分

可以使用鎖相環(huán)達(dá)到低幾十GHz的市場(chǎng)，但這些頻率仍然太低，無法容納5G系統(tǒng)或高頻RF系統(tǒng)所需的高階頻率。在這種情況下，您可能需要設(shè)計(jì)自己的VCO以用于鎖相環(huán)。

鎖相環(huán)已經(jīng)在RF系統(tǒng)的發(fā)送部分中占有一席之地。來自VCO的輸出可用于將調(diào)制應(yīng)用于載波信號(hào)，然后可將載波信號(hào)發(fā)送到發(fā)射天線。這可以通過T部分來完成，該部分使用三個(gè)電阻將天線阻抗與VCO的輸出阻抗相匹配。

VCO的帶寬將影響其對(duì)電源噪聲的敏感度及其自身相位噪聲。更寬的帶寬電壓VCO可能會(huì)增加對(duì)電源噪聲的敏感度，因此建議使用具有超低噪聲的功率調(diào)節(jié)器，以最大限度地降低VCO輸出上的相位噪聲。使用窄帶VCO只能適應(yīng)更窄的頻率范圍，在設(shè)計(jì)時(shí)應(yīng)考慮這一點(diǎn)。

電源噪聲問題需要精確去耦，并且去耦網(wǎng)絡(luò)應(yīng)非?？拷糜谠O(shè)計(jì)VCO的任何IC的電源引腳。這將為這些IC提供穩(wěn)定的直流電壓，并在電路板上其他位置的數(shù)字IC切換時(shí)抑制電源總線或電源層中的振鈴。任何去耦/旁路電容都應(yīng)使用自己的過孔連接回地平面。

最好使用一種替代的高速層壓板，具有較低的損耗角正切板，包括鎖相環(huán)和VCO，用于WiFi頻率以上。應(yīng)使用Rogers 4350或其他高速/高頻兼容材料代替FR4。在這些電路板上傳輸RF信號(hào)的跡線應(yīng)盡可能短，以防止傳輸線行為和輻射。

考慮到具有鎖相環(huán)的RF器件的電源完整性，信號(hào)完整性和混合信號(hào)設(shè)計(jì)要求，設(shè)計(jì)人員需要正確的布局，布線和仿真工具，以確保其設(shè)計(jì)符合基本設(shè)計(jì)規(guī)則和行業(yè)標(biāo)準(zhǔn)。 Altium Designer將這些功能集成到一個(gè)程序中，允許您為任何應(yīng)用程序設(shè)計(jì)最高質(zhì)量的設(shè)備。

現(xiàn)在您可以下載Altium Designer的免費(fèi)試用版并了解有關(guān)其設(shè)計(jì)套件的更多信息工具。您還可以在一個(gè)程序中訪問業(yè)界最佳的設(shè)計(jì)，模擬和驗(yàn)證功能。立即與Altium專家交流以了解更多信息。