在實(shí)際的高速電路設(shè)計(jì)中，我們往往會(huì)需要將并行的一組線進(jìn)行等長，我們希望并行通信的信號(hào)從源端出來同時(shí)到達(dá)終端，避免出現(xiàn)誤碼。

而在當(dāng)今的EDA軟件中，各自有各自的處理方法。而對(duì)于Allegro(以下簡稱A狗)中，也有這樣一個(gè)功能，LowHuang覺得是非常棒的。下面介紹如何實(shí)現(xiàn)這一功能。

一，建立等長群組

在這里我們說的等長是相對(duì)等長，因此我們要用到RelativePropagationDelay這個(gè)規(guī)則

打開A狗--Setup-->Constraint Manager

選擇Electrical->Net->RelativePropagation Delay

在右邊的表格中，我們選擇要做等長的網(wǎng)絡(luò)按SHIFT+單擊

選中后右擊->Create->MatchGroup

給網(wǎng)絡(luò)群組取個(gè)名字點(diǎn)OK

創(chuàng)建完成后這里會(huì)多了一個(gè)MatchGroup，我們?cè)贒elta:Tolerance設(shè)計(jì)等長群組內(nèi)允許的誤差值，在這里我們?cè)O(shè)為5Mil

設(shè)置完成后關(guān)閉ConstraintManager

二，自動(dòng)延時(shí)調(diào)整

回到Allegro中，先將線拉通，拉線的同時(shí)我們對(duì)于比較短的線盡量留大線間距，因?yàn)楹竺孳浖?huì)以最長的為參考，短的線需要繞線

選擇Router-->Auto interactive delay tune 設(shè)置左邊的參數(shù)

設(shè)置完成后選擇需要調(diào)整的網(wǎng)絡(luò)即MatchGroup的所有網(wǎng)絡(luò) 自動(dòng)調(diào)整后效果如下

從圖中可以看出，最外的線是最長的，我們沒手動(dòng)設(shè)置最外面那邊線為參考線，軟件會(huì)自動(dòng)以最長的那條為參考，調(diào)整其他線。

我們?cè)俅未蜷_Setup-->ConstraintManager

選擇我們建的MatchGroup右鍵--》Analyze分析下是否 滿足我們?cè)O(shè)置的條件紅色的表示滿足條件

都滿足條件！

完結(jié) 如有不對(duì)之處 請(qǐng)指出

如果覺得好 把Lowhuang推薦給你身邊的朋友吧

審核編輯：湯梓紅