集成無源互連

無源互連是電子系統(tǒng)實現(xiàn)功能中必不可少的一部分。隨著更高算力，更高帶寬傳輸，更高集成度模組等技術的不斷演進，對無源集成也提出了更高的要求。

Intel等國際先進的高算力運算芯片廠家宣布即將開始導入玻璃基板的量產(chǎn)化，引領基于玻璃的半導體產(chǎn)業(yè)鏈急速發(fā)展。國內(nèi)外眾多廠商間掀起一股技術浪潮?；诓ＡЩ椎娜瞥坦に嚱鉀Q方案，正成為支持半導體產(chǎn)業(yè)進一步發(fā)展的關鍵領域。

玻璃的優(yōu)勢

玻璃作為一個日常生活中非常常見的一種材料，因為其耐冷熱性，塑形可加工性，電絕緣性，以及性能穩(wěn)定，是許多日用品的常用材料。而隨著高算力，高傳輸帶寬，高集成度模組的不斷發(fā)展，對無源互連集成度提出更高要求，需要在半導體器件和封裝行業(yè)，除了單晶硅(Si)和有機樹脂類材料之外，需要尋找更適合高集成無源互連的新型材料。而玻璃正是在這種應用的強力驅(qū)動下，成為集成無源互連方案中最具競爭力的一種選擇。

玻璃的電性能是選擇玻璃作為無源基材的主要原因之一。相比較于硅，玻璃具有極佳絕緣性能的優(yōu)勢。在高頻率傳輸或無線射頻/毫米波等領域，尤其能體現(xiàn)其優(yōu)越的性能。玻璃的機械和熱穩(wěn)定性好，且在幾十年來的應用中使之形成非常成熟的高精度、高質(zhì)量、高平整度、大尺寸的加工能力，非常適合進行大規(guī)模集成電路薄膜工藝。近些年來在TGV玻璃通孔工藝在工程技術和高效率生產(chǎn)方面中的逐步成熟，進一步推動玻璃基底成為無源互連領域應用的最具競爭力的集成解決方案選擇。

玻璃在半導體無源互連的應用內(nèi)容豐富。其首當其沖的便是IPD集成無源器件應用。集成無源器件在射頻，模擬，電源管理，物聯(lián)網(wǎng)應用等等SIP模組中已經(jīng)得到大規(guī)模應用。隨著玻璃集成無源器件對性能和集成度的進一步提升，將獲得更廣泛的市場應用，幫助實現(xiàn)更多的無源集成化的模組方案。

玻璃集成無源器件(Glass IPD)

IPD集成無源器件是實現(xiàn)高性能小型化模組的必要條件。傳統(tǒng)無源器件普遍使用厚膜等工藝，加工精度及器件尺寸都難以同主芯片進行共同封裝應用。只有通過無源器件的小型化和芯片化，才能實現(xiàn)高集成度的模組。

IPD技術通過選用適合無源需求的基底材料，集合MEMS和先進封裝工藝制程，半導體薄膜沉積及圖形化工藝，實現(xiàn)無源器件的小型化。

而基于玻璃及玻璃通孔TGV的特性，則可以進一步實現(xiàn)更高性能和集成度的無源器件應用：例如射頻器件，毫米波無源電路，射頻天線，高性能電容，磁芯電感，高隔離度變壓器等等。基于這些無源能力的TGV IPD工藝平臺，可實現(xiàn)全面無源集成。下面通過一些典型器件加以說明。

基于TGV 工藝的射頻電感優(yōu)勢

基于TGV工藝的三維環(huán)繞螺線電感，其使用玻璃基底，絕緣性能好，損耗更低；玻璃介電常數(shù)低, 一般為Si基的三分之一，使其寄生電容效應低；另外玻璃基底本身成本較低，有經(jīng)濟效益優(yōu)勢。利用TGV可充分利用基底垂直空間，實現(xiàn)3D電感，通孔的截面積大，損耗低，電感Q值高，電感占用平面面積較小，集成度高。

2D高阻硅IPD電感性能

TGV IPD電感性能, Q值高>50%

TGV IPD vs 2D IPD 濾波器性能對比，插損低>30%

基于TGV工藝的毫米波無源優(yōu)勢

基于TGV IPD工藝，還可應用于毫米波無源器件領域。使用玻璃基底，絕緣性能好，尤其是在毫米波頻段其低損耗優(yōu)勢更明顯。TGV IPD使用薄膜工藝，加工工藝精度高，適合高頻率器件對電路尺寸精度的高要求。相對共燒陶瓷等厚膜工藝，TGV IPD金屬粗糙度更低，毫米波頻段下具有更低損耗表現(xiàn)。

基于TGV工藝的螺旋天線

使用TGV工藝也可高效率實現(xiàn)螺旋天線。TGV成孔工藝相對機械成孔更高精度且更可靠，可實現(xiàn)更緊密螺旋。玻璃基天線AiP(Antenna in Packaging)封裝也是天線集成的高效率方案。

基于TGV工藝的電容

基于玻璃襯底的電容，由于其高絕緣性，可避免襯底漏電，幫助提升電容絕緣能力。下圖可見Si上電容由于硅基半導體特性帶來的對電容Q值性能的影響，明顯低于玻璃基底的絕緣性能。另外，利用玻璃通孔，可實現(xiàn)背面連接，降低電感寄生。利用玻璃通孔能力還可增加表面積，實現(xiàn)更高的電容密度。

Glass vs Si 電容性能對比

森丸電子IPD方案

森丸電子作為國內(nèi)較早實現(xiàn)TGV通孔制備到實現(xiàn)產(chǎn)品化完整半導體工藝能力的團隊，在其玻璃基底上，建立了兼有高阻硅，平面玻璃和TGV IPD的多種工藝實現(xiàn)平臺。此平臺結(jié)合了金屬/氧化物/氮化物等薄膜的沉積、玻璃通孔及金屬化、濕法及干法刻蝕、多層厚金屬連接、深硅刻蝕、CMP拋光等工藝，并結(jié)合AOI外觀檢測、探針臺電性能檢測及各類過程檢測等測試能力，實現(xiàn)了高精度的平板電容和高Q值電感。一個典型的森丸電子IPD工藝截面如下圖所示：

森丸TGV-IPD工藝方案界面圖

基于高阻硅基底的CMOS方案或GaAs基底的IPD工藝方案，需要兼顧其主平臺對其他主產(chǎn)品工藝的需求，其工藝材料、厚度、層數(shù)等各種客觀因數(shù)的限制，無法做到針對IPD集成無源器件的最優(yōu)化工藝方案。

森丸IPD是專業(yè)的IPD工藝方案平臺，僅針對集成無源器件需求而定制開發(fā)。森丸團隊對無源器件需求的深刻理解，針對最優(yōu)性能的工藝制程，兼具成本、性能、可靠性和靈活性優(yōu)勢，是當前IPD工藝方案中最具競爭力的平臺。

根據(jù)如下表，簡略對比不同方案，僅供參考；

審核編輯：劉清