臺積電周三展示了最新一代的芯片制造關(guān)鍵技術(shù)，并預(yù)期能在不使用阿斯麥昂貴新設(shè)備的情況下，制造出體積更小、速度更快、效能更高的芯片。

根據(jù)臺積電公布的了截至2029年的通用制造技術(shù)路線圖。此次的重點包括：1.2nm和1.3nm級制程（分別命名為A12和A13）、對N2家族的意外延伸N2U，以及在2029年前不計劃采用阿斯麥（ASML）最新、也極為昂貴的高數(shù)值孔徑極紫外光刻設(shè)備（High-NA EUV）。

臺積電副聯(lián)席首席運營官Kevin Zhang直言，新一代光刻機“非常非常貴”，單價超過4.1億美元，約為舊款設(shè)備的兩倍。臺積電將繼續(xù)挖掘現(xiàn)有EUV技術(shù)的潛力，并通過積極的研發(fā)路線圖實現(xiàn)性能突破。他強調(diào)，這本身就是臺積電的核心優(yōu)勢。

這一策略可能給阿斯麥的業(yè)務(wù)帶來挑戰(zhàn)。阿斯麥原本預(yù)計其高數(shù)值孔徑光刻機將在2027-2028年進入大規(guī)模量產(chǎn)，并助力公司在2030年實現(xiàn)600億歐元的營收。

新技術(shù)亮點：從制程微縮到先進封裝

臺積電的路線圖包括1.2nm（A12）和1.3nm（A13）級制程，以及對N2家族的意外延伸——N2U工藝。其中，A13被描述為A14的縮小版，在保持設(shè)計規(guī)則不變的情況下面積縮小6%，主要面向AI芯片。N2U預(yù)計2028年推出，相比N2P工藝可提升3%-4%速度或降低8%-10%功耗，適用于手機、筆記本電腦及AI芯片，成本效益更優(yōu)。

不過，臺積電也意識到，僅靠制程微縮帶來的性能提升已有限。因此，公司展示了將復(fù)雜AI芯片拼接在一起的新技術(shù)計劃。目前，英偉達的Vera Rubin產(chǎn)品已包含兩顆大型計算芯片和八組HBM內(nèi)存堆疊；而到2028年，臺積電將具備拼接十顆大型芯片和二十組內(nèi)存堆疊的能力，從而大幅提升系統(tǒng)性能。

挑戰(zhàn)猶存

咨詢公司More Than Moore首席分析師指出，大型芯片封裝可能面臨彎曲和破裂的風(fēng)險——這也是英偉達Rubin AI處理器曾遇到的問題。臺積電尚未就此給出具體解決方案。

總體而言，臺積電正通過優(yōu)化現(xiàn)有工藝與先進封裝兩條腿走路，在控制成本的同時，延續(xù)芯片性能的提升之路。

審核編輯 黃宇