XS1-A8A-64-FB96：高性能多核心微控制器的深度剖析

在嵌入式應(yīng)用的領(lǐng)域中，多核心微控制器正扮演著越來越重要的角色。今天，我們就來深入探討一款具有代表性的產(chǎn)品——XS1 - A8A - 64 - FB96，看看它能為我們帶來哪些驚喜。

文件下載：XS1-A8A-64-FB96-C5.pdf

1. 核心特性概覽

XS1 - A8A - 64 - FB96屬于32位多核心微控制器XS1 - A系列，它將xCORE架構(gòu)的低延遲和時序確定性帶入了主流嵌入式應(yīng)用。與傳統(tǒng)微控制器不同，它能同時執(zhí)行多個實(shí)時任務(wù)，并通過高速網(wǎng)絡(luò)在任務(wù)間進(jìn)行通信。其主要特性包括：

• 多核心架構(gòu)：擁有8個實(shí)時邏輯核心，核心共享高達(dá)500 MIPS的處理能力，每個邏輯核心都有保證的吞吐量，還有16x32bit專用寄存器和豐富的指令集。
• 模擬功能：配備12b 1MSPS 4通道SAR模數(shù)轉(zhuǎn)換器，能實(shí)現(xiàn)高精度的模擬信號轉(zhuǎn)換。
• 電源管理：包含1個LDO和2個DC - DC轉(zhuǎn)換器以及電源管理單元，還有看門狗定時器，保障系統(tǒng)的穩(wěn)定運(yùn)行。
• 可編程I/O：擁有42個通用I/O引腳，可靈活配置為輸入或輸出，支持多種端口類型。
• 通信能力：具備32個通道端，可與其他核心進(jìn)行通信。
• 內(nèi)存配置：64KB內(nèi)部單周期SRAM用于代碼和數(shù)據(jù)存儲，8KB內(nèi)部OTP用于應(yīng)用啟動代碼，還有128字節(jié)的深度睡眠內(nèi)存。
• 安全特性：具備編程鎖和AES引導(dǎo)加載器，保障系統(tǒng)的安全性。

2. 硬件資源詳解

2.1 邏輯核心

該設(shè)備的xCORE Tile有8個活躍的邏輯核心，它們通過共享的四級流水線發(fā)布指令。當(dāng)活躍核心不超過4個時，每個核心分配四分之一的處理周期；當(dāng)超過4個時，每個核心至少分配1/n個周期（n為核心數(shù)量）。這種分配方式保證了核心性能的基本下限，但由于I/O延遲等因素，核心的實(shí)際性能可能會高于預(yù)測值。

2.2 xTIME調(diào)度器

xTIME調(diào)度器負(fù)責(zé)處理xCORE Tile資源產(chǎn)生的事件，如通道端、定時器和I/O引腳的事件。它無需RTOS就能確保所有事件得到處理和同步，使得任務(wù)可以在各自的邏輯xCORE上獨(dú)立運(yùn)行，還可以通過協(xié)作式多任務(wù)在單個核心上共享一組低優(yōu)先級任務(wù)。

2.3 硬件響應(yīng)端口

硬件響應(yīng)端口將xCORE tile連接到一個或多個物理引腳，定義了硬件與軟件之間的接口。它提供了1bit、4bit、8bit、16bit和32bit等多種端口類型，所有端口引腳只能提供輸出或輸入，不同方向的信號不能映射到同一端口。端口邏輯可以驅(qū)動引腳高低電平，也可以采樣引腳值，并可選擇等待特定條件。數(shù)據(jù)通過FIFO在引腳和核心之間傳輸，每個端口還有一個16位計(jì)數(shù)器，可用于控制數(shù)據(jù)傳輸時間。

2.4 時鐘塊

xCORE設(shè)備包含一組可編程時鐘塊，可用于控制端口的執(zhí)行速率。每個xCORE tile有六個時鐘塊，第一個時鐘塊提供tile參考時鐘，默認(rèn)頻率為100MHz，其余時鐘塊可設(shè)置不同頻率。時鐘塊可以使用1位端口作為時鐘源，以外部應(yīng)用時鐘驅(qū)動輸入和輸出接口。

2.5 通道和通道端

邏輯核心通過通道端之間的點(diǎn)對點(diǎn)連接進(jìn)行通信。通道端是xCORE tile上的資源，由程序分配，每個通道端有唯一的系統(tǒng)標(biāo)識符。數(shù)據(jù)可以在通道端之間同步或異步傳輸。

2.6 xCONNECT開關(guān)和鏈路

XMOS設(shè)備提供可擴(kuò)展架構(gòu)，多個xCORE設(shè)備可以連接在一起形成一個系統(tǒng)。每個xCORE設(shè)備都有xCONNECT互連，通過開關(guān)和XMOS鏈路提供通信基礎(chǔ)設(shè)施。鏈路可以根據(jù)帶寬需求選擇2線或5線模式，支持電路交換、流和分組交換數(shù)據(jù)。

3. 振蕩器與PLL

3.1 振蕩器

振蕩器模塊提供了多種時鐘源選擇：

• 與外部諧振器（晶體或陶瓷）配合的振蕩器電路，可為主實(shí)時計(jì)數(shù)器和xCORE Tile提供時鐘源。
• 20 MHz硅振蕩器，可在無需外部晶體的情況下啟動和執(zhí)行代碼。
• 31,250 Hz振蕩器，可在低功耗模式下使實(shí)時計(jì)數(shù)器運(yùn)行。

通過封裝引腳、外設(shè)寄存器和數(shù)字節(jié)點(diǎn)控制寄存器可以控制振蕩器的選擇。

3.2 PLL

PLL用于從低速外部振蕩器創(chuàng)建高速處理器時鐘。PLL的乘法值可以通過兩個MODE引腳選擇，并可通過軟件更改以調(diào)整tile頻率或降低功耗。

4. 啟動過程

設(shè)備通過將RST_N拉低保持復(fù)位狀態(tài)，釋放RST_N后開始內(nèi)部復(fù)位過程。大約750,000個輸入時鐘后，所有GPIO引腳啟用內(nèi)部上拉電阻，處理器根據(jù)MODE0和MODE1的設(shè)置以相應(yīng)的時鐘速度啟動。啟動源可以通過MODE[3:2]控制，支持從SPI主設(shè)備、xConnect鏈路或OTP啟動。

4.1 從SPI主設(shè)備啟動

如果設(shè)置為從SPI主設(shè)備啟動，處理器會啟用指定的四個引腳，并以2.5 MHz的時鐘驅(qū)動SPI時鐘。發(fā)出READ命令，從地址0x000000讀取數(shù)據(jù)。

4.2 從xConnect鏈路啟動

如果設(shè)置為從xConnect鏈路啟動，處理器在啟動過程開始約200 ns后啟用Link B，然后進(jìn)行一系列操作，包括分配通道端、輸入啟動映像等。

4.3 從OTP啟動

如果啟用安全啟動，啟動映像將從OTP內(nèi)存的地址0讀取。這一特性可用于實(shí)現(xiàn)安全引導(dǎo)加載器，從外部閃存加載加密映像，進(jìn)行解密和CRC檢查。

5. 內(nèi)存管理

5.1 OTP

xCORE Tile集成了8 KB一次性可編程（OTP）內(nèi)存和安全寄存器，OTP內(nèi)存分為四個扇區(qū)，可用于實(shí)現(xiàn)安全引導(dǎo)加載器和存儲加密密鑰。數(shù)據(jù)在電源啟動時從OTP加載到安全寄存器，其他數(shù)據(jù)復(fù)制到SRAM并首先在處理器上執(zhí)行。

5.2 SRAM

xCORE Tile集成了一個64KB的SRAM銀行，用于指令和數(shù)據(jù)存儲。所有內(nèi)部內(nèi)存為32位寬，支持字節(jié)、半字或字訪問，且在一個tile時鐘周期內(nèi)執(zhí)行。

5.3 深度睡眠內(nèi)存

設(shè)備包含128字節(jié)的深度睡眠內(nèi)存，用于在睡眠模式下存儲狀態(tài)。該內(nèi)存是易失性的，設(shè)備輸入電源移除后數(shù)據(jù)將丟失。

6. 模數(shù)轉(zhuǎn)換器

設(shè)備的12位1MSample/秒逐次逼近寄存器（SAR）模數(shù)轉(zhuǎn)換器（ADC）有4個輸入引腳，通過ADC_SAMPLE引腳控制采樣。采樣數(shù)據(jù)通過通道端傳輸，可選擇單個數(shù)據(jù)包或包含多個連續(xù)樣本的數(shù)據(jù)包。ADC使用外部參考電壓，通常為3V3。

7. 監(jiān)督邏輯與能量管理

7.1 監(jiān)督邏輯

獨(dú)立的監(jiān)督電路提供上電復(fù)位、欠壓保護(hù)和看門狗功能，有助于設(shè)計(jì)出能夠優(yōu)雅故障的系統(tǒng)，同時降低物料清單成本。

7.2 能量管理

設(shè)備可以由外部5V核心和3.3V I/O電源或單個3.3V電源供電。包含兩個DC - DC降壓轉(zhuǎn)換器，可將3.3 - 5V輸入電壓轉(zhuǎn)換為模擬外設(shè)和數(shù)字節(jié)點(diǎn)所需的1.8V和1.0V電路電壓。設(shè)備在電源啟動和關(guān)閉過程中會經(jīng)歷多個狀態(tài)，可通過一組寄存器進(jìn)行配置。為了節(jié)省電源，設(shè)備可以進(jìn)入深度睡眠模式，此時數(shù)字節(jié)點(diǎn)和大部分外設(shè)將斷電。

8. JTAG與調(diào)試

JTAG模塊可用于加載程序、邊界掃描測試、在線源級調(diào)試和編程OTP內(nèi)存。JTAG鏈結(jié)構(gòu)包含調(diào)試TAP、邊界掃描TAP和處理器TAP，通過DEBUG_N引腳可以同步多個處理器的調(diào)試。

9. 電路板集成與設(shè)計(jì)建議

9.1 電路板布局

XS1 - A8A - 64 - FB96設(shè)備針對低成本PCB布局進(jìn)行了優(yōu)化，但需要仔細(xì)布局以最大化設(shè)備性能。例如，DC - DC轉(zhuǎn)換器的輸入和輸出引腳需要放置適當(dāng)?shù)?a href="http://m.greenbey.cn/tags/電容/" target="_blank">電容和電感，以滿足效率要求。

9.2 焊盤圖案和焊錫模板

文檔提供了基于RoHS合規(guī)工藝的焊盤圖案建議，最終的焊盤圖案和焊錫膏決策由客戶負(fù)責(zé)，應(yīng)根據(jù)制造工藝進(jìn)行調(diào)整。

9.3 接地和熱過孔

建議在每個接地球旁邊設(shè)置過孔，以實(shí)現(xiàn)低電感接地連接和良好的熱性能。

9.4 濕度敏感性

XMOS設(shè)備像所有半導(dǎo)體設(shè)備一樣，容易吸收水分。設(shè)備從密封包裝中取出后，應(yīng)在規(guī)定的時間和條件下使用，否則需要進(jìn)行烘烤處理。

10. 應(yīng)用示例

文檔提供了多個2層PCB的示例原理圖和布局，包括使用24 MHz晶體、振蕩器或內(nèi)部20 MHz振蕩器的設(shè)計(jì)。這些示例展示了不同的時鐘源和啟動方式，同時還說明了閃存、AVDD、RST和JTAG連接的可選性。

總結(jié)

XS1 - A8A - 64 - FB96多核心微控制器以其豐富的功能和強(qiáng)大的性能，為嵌入式應(yīng)用提供了一個優(yōu)秀的解決方案。無論是在實(shí)時控制、模擬信號處理還是通信方面，它都展現(xiàn)出了卓越的能力。電子工程師在設(shè)計(jì)時，需要充分考慮其硬件資源的特點(diǎn)和優(yōu)勢，結(jié)合具體應(yīng)用場景進(jìn)行合理配置，以實(shí)現(xiàn)最佳的系統(tǒng)性能。你在使用類似多核心微控制器時，遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。