基于xilinx k7 325t實現(xiàn)的千兆網(wǎng)udp協(xié)議，只需要設置好IP，端口，就可以直接給數(shù)據(jù)，基本等同于透傳，可以不用管底層協(xié)議。 可以 # FPGA 實現(xiàn)udp模塊說明 ## udp_protocol_top gig_ethernet_pcs_pma有腳本生成,任何版本vivado都可以支持,注釋里面有對重要信號的說明,默認是1000M,100M需要改內部信號,PHY芯片是88E1512，SGMII接口。 FPGA和上位機IP，端口都要設置好才能收到數(shù)據(jù)，注意在同一個網(wǎng)段 ## 接收數(shù)據(jù) udp_protocol_top.rx_udp_payload_axis_tvalid拉高的時候就代表udp_protocol_top.rx_udp_payload_axis_tdata有效,udp_protocol_top.rx_udp_payload_axis_tready默認給1可以一直收數(shù)據(jù) ## 發(fā)送數(shù)據(jù) tx_udp_payload_axis_tready=1的時候拉高tx_udp_payload_axis_tvalid,數(shù)據(jù)才有效，發(fā)送完成以后一定要發(fā)送一個tx_udp_payload_axis_tlast脈沖指示最后一個數(shù)據(jù)

最近在項目中基于 Xilinx K7 325t 完成了千兆網(wǎng) UDP 協(xié)議的相關實現(xiàn)，感覺挺有意思，來和大家分享下。

這個實現(xiàn)基本就像是透傳一樣，只要設置好 IP 和端口，就能直接給數(shù)據(jù)，底層協(xié)議不用我們太操心。

FPGA 實現(xiàn) udp 模塊說明

udp_protocol_top

這里面的 gigethernetpcs_pma 是通過腳本生成的，而且不管啥版本的 Vivado 都能支持它，這點還是挺方便的。在代碼注釋里對重要信號都有說明，默認情況下是 1000M 的速率，如果要改成 100M 的話，就得改改內部信號。這里用的 PHY 芯片是 88E1512，采用的是 SGMII 接口。

在實際應用中，F(xiàn)PGA 和上位機的 IP 以及端口都得設置好，而且要注意在同一個網(wǎng)段，不然數(shù)據(jù)可收不到哦。

基于xilinx k7 325t實現(xiàn)的千兆網(wǎng)udp協(xié)議，只需要設置好IP，端口，就可以直接給數(shù)據(jù)，基本等同于透傳，可以不用管底層協(xié)議。 可以 # FPGA 實現(xiàn)udp模塊說明 ## udp_protocol_top gig_ethernet_pcs_pma有腳本生成,任何版本vivado都可以支持,注釋里面有對重要信號的說明,默認是1000M,100M需要改內部信號,PHY芯片是88E1512，SGMII接口。 FPGA和上位機IP，端口都要設置好才能收到數(shù)據(jù)，注意在同一個網(wǎng)段 ## 接收數(shù)據(jù) udp_protocol_top.rx_udp_payload_axis_tvalid拉高的時候就代表udp_protocol_top.rx_udp_payload_axis_tdata有效,udp_protocol_top.rx_udp_payload_axis_tready默認給1可以一直收數(shù)據(jù) ## 發(fā)送數(shù)據(jù) tx_udp_payload_axis_tready=1的時候拉高tx_udp_payload_axis_tvalid,數(shù)據(jù)才有效，發(fā)送完成以后一定要發(fā)送一個tx_udp_payload_axis_tlast脈沖指示最后一個數(shù)據(jù)

下面簡單看一下代碼結構（這里只是示意，非完整代碼）：

module udp_protocol_top (   // 各種信號聲明   input wire clk,   input wire rst,   // 與千兆網(wǎng)相關信號   wire [31:0] gig_ethernet_pcs_pma_sig,   // 接收數(shù)據(jù)相關信號   output wire rx_udp_payload_axis_tvalid,   output wire [63:0] rx_udp_payload_axis_tdata,   input wire rx_udp_payload_axis_tready,   // 發(fā)送數(shù)據(jù)相關信號   input wire tx_udp_payload_axis_tvalid,   input wire [63:0] tx_udp_payload_axis_tdata,   output wire tx_udp_payload_axis_tready,   output wire tx_udp_payload_axis_tlast ); // 這里面會實例化 gig_ethernet_pcs_pma 模塊 gig_ethernet_pcs_pma#( .PARAM1(VALUE1), .PARAM2(VALUE2))u_gig_ethernet_pcs_pma (  .clk(clk),  .rst(rst),  .sig(gig_ethernet_pcs_pma_sig) ); // 其他邏輯代碼，比如數(shù)據(jù)處理，UDP 協(xié)議相關邏輯等 endmodule

這里面gigethernetpcspma模塊負責和千兆網(wǎng)物理層相關的處理，而udpprotocol_top模塊則在這個基礎上完成 UDP 協(xié)議相關的數(shù)據(jù)收發(fā)等功能。

接收數(shù)據(jù)

在接收數(shù)據(jù)的時候，當udpprotocoltop.rxudppayloadaxistvalid拉高，就意味著udpprotocoltop.rxudppayloadaxistdata里面的數(shù)據(jù)是有效的。而udpprotocoltop.rxudppayloadaxistready這個信號默認給 1 的話，就能一直接收數(shù)據(jù)啦。

從代碼邏輯上看，就像下面這樣：

always @(posedge clk or posedge rst) begin

if (rst) begin

// 復位相關信號

end else begin

if (rx_udp_payload_axis_tvalid && rx_udp_payload_axis_tready) begin

// 處理接收到的數(shù)據(jù)，比如存入緩存等操作

received_data <= rx_udp_payload_axis_tdata;

end

end

end

上面這段代碼就是當接收數(shù)據(jù)有效且接收準備好的時候，把接收到的數(shù)據(jù)存到received_data這個變量里（實際應用可能會更復雜，比如存入 FIFO 等）。

發(fā)送數(shù)據(jù)

發(fā)送數(shù)據(jù)也有講究，當txudppayloadaxistready=1的時候，拉高txudppayloadaxistvalid，這時的數(shù)據(jù)才有效。而且在發(fā)送完成以后，一定要發(fā)送一個txudppayloadaxistlast脈沖來指示這是最后一個數(shù)據(jù)。

看下面這段代碼示例：

reg [63:0] data_to_send;

reg send_data;

always @(posedge clk or posedge rst) begin

if (rst) begin

send_data <= 0;

end else begin

if (some_condition) begin // 這里 some_condition 代表發(fā)送數(shù)據(jù)的條件，比如緩存有數(shù)據(jù)等

send_data <= 1;

data_to_send <= some_data; // some_data 是要發(fā)送的數(shù)據(jù)

end

end

end

always @(posedge clk or posedge rst) begin

if (rst) begin

tx_udp_payload_axis_tvalid <= 0;

tx_udp_payload_axis_tlast <= 0;

end else begin

if (send_data && tx_udp_payload_axis_tready) begin

tx_udp_payload_axis_tvalid <= 1;

tx_udp_payload_axis_tdata <= data_to_send;

if (is_last_data) begin // is_last_data 代表是否是最后一個數(shù)據(jù)的判斷

tx_udp_payload_axis_tlast <= 1;

end

end else begin

tx_udp_payload_axis_tvalid <= 0;

tx_udp_payload_axis_tlast <= 0;

end

end

end

在這段代碼里，當滿足發(fā)送條件somecondition時，準備好要發(fā)送的數(shù)據(jù)datatosend并拉高senddata。然后當txudppayloadaxistready為 1 時，發(fā)送數(shù)據(jù)，并在判斷是最后一個數(shù)據(jù)時，拉高txudppayloadaxistlast。

總的來說，基于 Xilinx K7 325t 實現(xiàn)的這個千兆網(wǎng) UDP 協(xié)議模塊，雖然功能類似透傳，但在數(shù)據(jù)收發(fā)的細節(jié)處理上還是有不少需要注意的地方，希望我的這些分享能給大家?guī)硪恍椭蛦l(fā)。