XS1-G02B-FB144芯片：高性能與靈活性的完美結(jié)合

在電子設(shè)計(jì)領(lǐng)域，一款優(yōu)秀的芯片能為項(xiàng)目帶來巨大的優(yōu)勢(shì)。今天，我們就來深入了解一下 XMOS 的 XS1-G02B-FB144 芯片，它在眾多應(yīng)用場(chǎng)景中展現(xiàn)出了強(qiáng)大的性能和高度的靈活性。

文件下載：XS1-G02B-FB144-I4.pdf

芯片特性概覽

先進(jìn)的架構(gòu)設(shè)計(jì)

XS1-G02B-FB144 是一款雙核心設(shè)備，采用先進(jìn)的多線程 RISC 架構(gòu)。它能在多達(dá) 16 個(gè)實(shí)時(shí)線程間共享高達(dá) 800 MIPS 的處理能力。每個(gè)線程都有保證的吞吐量，范圍在核心 MIPS 的 1/4 到 1/8 之間，還配備 16x32 位專用寄存器。其擁有 159 條高密度 16/32 位指令，除除法指令外，均能在單時(shí)鐘周期內(nèi)執(zhí)行，并且具備高性能 DSP（32x32→64 位 MAC）和加密指令。

可編程 I/O 功能

該芯片擁有 88 個(gè)通用 I/O 引腳，可配置為輸入、輸出或雙向端口。端口采樣率相對(duì)于外部時(shí)鐘最高可達(dá) 60 MHz。同時(shí)，它還有 64 個(gè)通道端，可用于與其他線程進(jìn)行片上或片外通信。

非易失性存儲(chǔ)

芯片內(nèi)部集成了 128KB 的單周期 SRAM（每個(gè)核心最大 64KB）用于代碼和數(shù)據(jù)存儲(chǔ)，以及 32KB 的內(nèi)部 OTP（每個(gè)核心最大 8KB）用于應(yīng)用程序引導(dǎo)代碼。

調(diào)試與安全特性

具備 JTAG 模塊，方便進(jìn)行片上調(diào)試。同時(shí)擁有一系列安全特性，如編程鎖可禁用調(diào)試并防止讀取內(nèi)存內(nèi)容，AES 引導(dǎo)加載器可確保外部閃存中 IP 的保密性。

工作環(huán)境與速度等級(jí)

該芯片有商業(yè)級(jí)（0 °C 到 70 °C）和工業(yè)級(jí)（-40 °C 到 85 °C）兩種環(huán)境規(guī)格。速度等級(jí)方面，400 MHz 的芯片可提供 400 MIPS 的處理能力。它采用 144 引腳的 FBGA 封裝，間距為 0.8 mm。

引腳配置與信號(hào)說明

引腳配置

芯片的引腳配置詳細(xì)且復(fù)雜，涵蓋了各種電源、信號(hào)和控制引腳。例如，有數(shù)字地（VSS）、數(shù)字核心電源（VDD）、數(shù)字 I/O 電源（IO VDD）等電源引腳，以及眾多用于不同功能的信號(hào)引腳，如 PLL 相關(guān)的引腳（SS_PLL_AGND、SS_PLL_AVDD 等）、JTAG 相關(guān)的引腳（SS_TDI、SS_TDO 等）和 XCore I/O 引腳（X0D00 - X0D43、X2D00 - X2D43）。

信號(hào)說明

每個(gè)引腳的信號(hào)都有明確的功能和特性。例如，SS_RESET 是全局復(fù)位輸入，具有上拉和施密特觸發(fā)器特性；SS_CLK 是 PLL 參考時(shí)鐘輸入，具有下拉和施密特觸發(fā)器特性。不同模塊的引腳信號(hào)在類型、激活狀態(tài)和屬性上都有特定的要求。

產(chǎn)品詳細(xì)剖析

線程、同步器和鎖

每個(gè) XCore 最多有 8 個(gè)活動(dòng)線程，這些線程通過共享的四級(jí)流水線發(fā)布指令，采用輪詢方式調(diào)度。線程性能與線程數(shù)量有關(guān)，當(dāng)線程數(shù)量不超過 4 個(gè)時(shí)，每個(gè)線程分配四分之一的處理周期；當(dāng)線程數(shù)量超過 4 個(gè)時(shí)，每個(gè)線程至少分配 1/n 個(gè)周期（n 為線程數(shù)量）。不過，由于線程可能在 I/O 操作上延遲，其未使用的處理器周期可被其他線程利用，所以實(shí)際性能往往高于預(yù)測(cè)的最小值。

通道端、鏈路和交換機(jī)

線程通過通道端之間的點(diǎn)對(duì)點(diǎn)連接進(jìn)行通信。核心之間的通道通信通過 XMOS 鏈路實(shí)現(xiàn)，并通過交換機(jī)路由。鏈路可工作在 2 位/方向或 5 位/方向模式，能高效支持電路交換、流和分組交換數(shù)據(jù)。流模式可提供高達(dá) 250 MBit/s 的數(shù)據(jù)速率，但每個(gè)流需要在兩個(gè)核心的交換機(jī)之間保留一條單獨(dú)的鏈路；所有分組通信可復(fù)用在一條鏈路上，兩個(gè)核心之間共有 8 條 5 位鏈路可用。

端口和時(shí)鐘塊

端口是線程與 I/O 引腳之間的接口，其操作與時(shí)鐘塊同步。時(shí)鐘塊可連接外部時(shí)鐘輸入，也可由分頻后的參考時(shí)鐘驅(qū)動(dòng)，還能將信號(hào)輸出到引腳。復(fù)位時(shí)，每個(gè)端口連接到由參考時(shí)鐘驅(qū)動(dòng)的時(shí)鐘塊 0。端口和鏈路是復(fù)用的，引腳可配置為不同寬度的端口或鏈路使用。

定時(shí)器

定時(shí)器是 32 位計(jì)數(shù)器，相對(duì)于參考時(shí)鐘工作，默認(rèn)參考時(shí)鐘為 100 MHz，定時(shí)器每 10 ns 滴答一次。

SRAM 和 OTP

每個(gè) XCore 集成了一個(gè) 64 KB 的 SRAM 銀行，用于存儲(chǔ)指令和數(shù)據(jù)。內(nèi)部?jī)?nèi)存為 32 位寬，支持字節(jié)（8 位）、半字（16 位）或字（32 位）訪問，且在一個(gè)核心時(shí)鐘周期內(nèi)完成。OTP 內(nèi)存每個(gè) XCore 有 8 KB，可用于實(shí)現(xiàn)安全引導(dǎo)加載器和存儲(chǔ)加密密鑰，同時(shí)還集成了一個(gè)安全寄存器，可配置系統(tǒng)級(jí)安全特性。

PLL

PLL 用于生成片上所有時(shí)鐘，SS_CLK 是參考時(shí)鐘輸入。在啟動(dòng)時(shí)，PLL 乘數(shù)可通過特定引腳設(shè)置，將時(shí)鐘頻率提升到運(yùn)行處理器數(shù)據(jù)路徑和交換機(jī)的核心頻率。

引導(dǎo) ROM

芯片的引導(dǎo)過程由安全寄存器的位 5 和 SS_XC0_BS[0] 控制。如果位 5 被設(shè)置，設(shè)備從 OTP 啟動(dòng)；否則，SS_XC0_BS[0] 決定引導(dǎo)源。該引腳在 SS_RESET 上升沿鎖存輸入值，用于定義引導(dǎo)模式。

JTAG

JTAG 模塊可用于加載程序、邊界掃描測(cè)試、在線源級(jí)調(diào)試和編程 OTP 內(nèi)存。JTAG 鏈結(jié)構(gòu)包含邊界掃描 TAP 和芯片 TAP，SS_TRST 引腳在電源啟動(dòng)期間和之后必須低電平保持 100 ns。SS_DEBUG 引腳用于同步多個(gè) XCore 的調(diào)試，可工作在輸出和輸入模式。

電源供應(yīng)

芯片有多種電源供應(yīng)引腳，包括 VDD（芯片核心）、IO VDD（I/O 線）、SS_PLL_AVDD（PLL）和 SS_OTP_VPP（可選，用于更快的 OTP 編程）。所有電源供應(yīng)必須單調(diào)上升，輸入電壓不得超過規(guī)格。VDD 供應(yīng)必須在 10 ms 內(nèi)從 0 V 上升到最終值，IO VDD 供應(yīng)必須在 VDD 達(dá)到 0.4 V 之前達(dá)到最終值。SS_PLL_AVDD 供應(yīng)應(yīng)與其他噪聲較大的供應(yīng)分離，并建議使用低通濾波器。所有接地引腳必須直接連接到板地，VDD 和 IO VDD 供應(yīng)應(yīng)通過多個(gè) 100 nF 低電感多層陶瓷電容器進(jìn)行去耦。

電氣特性

工作條件

芯片的核心直流電源電壓（VDD）范圍為 0.95 - 1.05 V，I/O 直流電源電壓（VDDIO）范圍為 3.00 - 3.60 V，PLL 模擬電源（PLL_AVDD）范圍為 0.95 - 1.05 V，OTP 外部編程電壓（OTP_VPP）范圍為 6.18 - 6.83 V。環(huán)境工作溫度分為商業(yè)級(jí)（0 - 70 °C）和工業(yè)級(jí)（-40 - 85 °C），結(jié)溫最高為 125 °C，存儲(chǔ)溫度范圍為 -65 - 150 °C。

DC 特性

輸入高電壓（V(IH)）范圍為 2.00 - 5.50 V，輸入低電壓（V(IL)）范圍為 -0.30 - 0.80 V，輸出高電壓（V(OH)）為 2.40 V，輸出低電壓（V(OL)）為 0.40 V，上拉電阻（R(PU)）為 100K Ω。

ESD 應(yīng)力電壓

人體模型（HBM）的 ESD 應(yīng)力電壓范圍為 -2.00 - 2.00 KV，機(jī)器模型（MM）為 -200 - 200 V。

復(fù)位時(shí)序

復(fù)位脈沖寬度（T(RST)）最小為 100 ns，PLL 鎖定時(shí)間（T(PLLLOCK)）最大為 1 ms，初始化時(shí)間（T(INIT)）小于 100 μs。

靜態(tài)電流和功耗

靜態(tài) VDD 電流（I(DDCQ)）為 120 mA，靜態(tài) PLL 電流（I(PLLQ)）為 4 mA。核心功耗在商業(yè)級(jí)和工業(yè)級(jí)有所不同，分別為 0.86 W 和 0.80 W，但實(shí)際功耗高度依賴于應(yīng)用，具體分析可參考相關(guān)文檔。

時(shí)鐘特性

時(shí)鐘頻率（f）范圍為 12.5 - 20 MHz，轉(zhuǎn)換速率（SR）為 1 - 2 ns，系統(tǒng)時(shí)鐘頻率（f(MAX)）最高為 400 MHz。

XCore I/O AC 特性

輸入數(shù)據(jù)有效窗口（T(XOVALID)）為 8 ns，輸出數(shù)據(jù)無效窗口（T(XOINVALID)）為 9 ns，相對(duì)于外部時(shí)鐘的數(shù)據(jù)采樣率（T(XIFMAX)）最高為 60 MHz。

XMOS 鏈路性能

2 位鏈路的分組帶寬（B(2blinkP)）為 87 MBit/s，5 位鏈路的分組帶寬（B(5blinkP)）為 217 MBit/s，2 位鏈路的流帶寬（B(2blinkS)）為 100 MBit/s，5 位鏈路的流帶寬（B(5blinkS)）為 250 MBit/s。

JTAG 時(shí)序

TCK 周期（T(TCK)）最小為 30 ns，TDO 到 TCK 的建立時(shí)間（T(SETUP)）為 5 ns，保持時(shí)間（T(HOLD)）為 10 ns，TCK 到輸出的延遲（T(DELAY)）為 15 ns。

其他信息

封裝信息

芯片采用 144 引腳的 FBGA 封裝，對(duì)封裝的尺寸、引腳間距等有詳細(xì)的規(guī)格要求。

訂購信息

有商業(yè)級(jí)（XS1–G02B–FB144–C4）和工業(yè)級(jí)（XS1–G02B–FB144–I4）兩種產(chǎn)品代碼可供選擇，速度等級(jí)均為 400 MHz。

開發(fā)工具

XMOS 提供了一套全面的開發(fā)工具，包括編譯器、模擬器、調(diào)試器和靜態(tài)時(shí)序分析器等。這些工具可通過圖形開發(fā)環(huán)境或命令行驅(qū)動(dòng)，支持 Windows、Linux 和 MacOS X 系統(tǒng)，可免費(fèi)從 xmos.com/tools 下載。

USB 接口

XMOS 提供了一個(gè)低電平 USB 接口，使用 UTMI+ 低引腳接口（ULPI）將設(shè)備連接到 USB 收發(fā)器。部分端口在 USB 驅(qū)動(dòng)激活時(shí)不可用。

相關(guān)文檔

有一系列相關(guān)的設(shè)計(jì)文檔可供參考，如硬件設(shè)計(jì)檢查表、設(shè)備封裝用戶指南、功耗估算文檔等，詳細(xì)信息可在 http://www.xmos.com/support/silicon 找到示例原理圖。

總的來說，XS1-G02B-FB144 芯片憑借其先進(jìn)的架構(gòu)、豐富的功能和良好的電氣特性，為電子工程師提供了一個(gè)強(qiáng)大而靈活的解決方案。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用場(chǎng)景和需求，合理利用芯片的各項(xiàng)特性，以實(shí)現(xiàn)最佳的性能和功能。大家在使用這款芯片時(shí)，有沒有遇到過什么特別的挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享。