臺積電量產(chǎn)第六代CoWoS晶圓封裝：12顆封裝CPU可集成192GB內(nèi)存
據(jù)媒體報道，作為全球一號代工廠，臺積電已經(jīng)開始大規(guī)模量產(chǎn)第六代CoWoS晶圓級芯片封裝技術(shù)，集成度大大提高。
我們知道，如今的高端半導(dǎo)體芯片越來越復(fù)雜，傳統(tǒng)的封裝技術(shù)已經(jīng)無法滿足，Intel、臺積電、三星等紛紛研發(fā)了各種2.5D、3D封裝技術(shù)，將不同IP模塊以不同方式，整合封裝在一顆芯片內(nèi)，從而減低制造難度和成本。
CoWoS的全稱為Chip-on-Wafer-on-Substrate，是一種將芯片、基底都封裝在一起的技術(shù)，并且是在晶圓層級上進行，目前只有臺積電掌握，技術(shù)細(xì)節(jié)屬于商業(yè)機密。
它屬于2.5D封裝技術(shù)，常用于HBM高帶寬內(nèi)存的整合封裝，比如AMD Radeon VII游戲卡、NVIDIA V100計算卡都屬于此類。
CoWoS封裝結(jié)構(gòu)簡圖
Radeon VII集成封裝了四顆HBM
臺積電當(dāng)然也不會披露第六代CoWoS的細(xì)節(jié)，只是說可以在單個封裝內(nèi)，集成多達12顆HBM內(nèi)存。
最新的HBM2E已經(jīng)可以做到單顆容量16GB，12顆封裝在一起那就是海量的192GB！
不知道哦什么樣的芯片需要這么大的整合內(nèi)存……
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
臺積電
+關(guān)注
關(guān)注
44文章
5810瀏覽量
177041 -
晶圓
+關(guān)注
關(guān)注
53文章
5449瀏覽量
132757 -
內(nèi)存
+關(guān)注
關(guān)注
9文章
3234瀏覽量
76510 -
CoWoS
+關(guān)注
關(guān)注
0文章
170瀏覽量
11535
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
192GB，SK海力士開始為英偉達Vera Rubin量產(chǎn)SOCAMM2
電子發(fā)燒友網(wǎng)報道（文 / 吳子鵬）日前，SK 海力士宣布正式量產(chǎn)基于第六代 10 納米級（1c）LPDDR5X DRAM 的 192GB 容量 SOCAMM2（Small Outline
SK海力士正式量產(chǎn)基于1c LPDDR5X的192GB容量SOCAMM2
SK海力士20日宣布，正式量產(chǎn)基于第六代10納米級（1c）LPDDR5X低功耗DRAM的192GB（千兆字節(jié)）容量SOCAMM2產(chǎn)品。 ? SOCAMM2*是一款將主要適用于智能手機等移動端設(shè)備
扇入型晶圓級封裝技術(shù)介紹
扇入技術(shù)屬于單芯片晶圓級或板級封裝形式，常被用于制備晶圓級或面板級芯片尺寸封裝（W/PLCSP，一般簡稱為WLCSP）。
先進封裝市場迎來EMIB與CoWoS的格局之爭
技術(shù)悄然崛起，向長期占據(jù)主導(dǎo)地位的臺積電CoWoS方案發(fā)起挑戰(zhàn)，一場關(guān)乎AI產(chǎn)業(yè)成本與效率的技術(shù)博弈已然拉開序幕。 ? 在AI算力需求呈指數(shù)級增長的當(dāng)下，先進封裝技術(shù)成為突破芯片性能瓶
瑞薩電子推出第六代DDR5 RCD，傳輸速率達9600MT/s
電子發(fā)燒友網(wǎng)綜合報道 日前，瑞薩電子宣布推出業(yè)界首款面向DDR5寄存雙列直插式內(nèi)存模塊（RDIMM）的第六代（Gen6）寄存時鐘驅(qū)動器（RCD），這款全新RCD率先實現(xiàn)了9600兆傳輸/秒（MT/s
臺積電CoWoS技術(shù)的基本原理
隨著高性能計算（HPC）、人工智能（AI）和大數(shù)據(jù)分析的快速發(fā)展，諸如CoWoS（芯片-晶圓-基板）等先進封裝技術(shù)對于提升計算性能和效率的重要性日益凸顯。
臺積電CoWoS平臺微通道芯片封裝液冷技術(shù)的演進路線
臺積電在先進封裝技術(shù)，特別是CoWoS（Chip on Wafer on Substrate）平臺上的微通道芯片液冷技術(shù)路線，是其應(yīng)對高性能計算和AI芯片高熱流密度挑戰(zhàn)的關(guān)鍵策略。本報
功率半導(dǎo)體晶圓級封裝的發(fā)展趨勢
在功率半導(dǎo)體封裝領(lǐng)域，晶圓級芯片規(guī)模封裝技術(shù)正引領(lǐng)著分立功率器件向更高集成度、更低損耗及更優(yōu)熱性能方向演進。
【海翔科技】玻璃晶圓 TTV 厚度對 3D 集成封裝可靠性的影響評估
一、引言
隨著半導(dǎo)體技術(shù)向小型化、高性能化發(fā)展，3D 集成封裝技術(shù)憑借其能有效提高芯片集成度、縮短信號傳輸距離等優(yōu)勢，成為行業(yè)發(fā)展的重要方向 。玻璃晶
化圓為方，臺積電整合推出最先進CoPoS半導(dǎo)體封裝
電子發(fā)燒友網(wǎng)綜合報道 近日，據(jù)報道，臺積電將持續(xù)推進先進封裝技術(shù)，正式整合CoWoS與FOPLP，推出新一代CoPoS工藝。 ? 作為
性能躍升，安全護航 ---- 瀾起科技重磅發(fā)布全新第六代津逮? 性能核 CPU
上海2025年8月15日 /美通社/ -- 在數(shù)字化轉(zhuǎn)型浪潮與數(shù)據(jù)安全需求的雙重驅(qū)動下，瀾起科技今日重磅推出第六代津逮? 性能核 CPU （以下簡稱 C6P ）。這款融合突破性架構(gòu)、全棧兼容性
什么是晶圓級扇出封裝技術(shù)
晶圓級扇出封裝（FO-WLP）通過環(huán)氧樹脂模塑料（EMC）擴展芯片有效面積，突破了扇入型封裝的I/O密度限制，但其技術(shù)復(fù)雜度呈指數(shù)級增長。
扇出型晶圓級封裝技術(shù)的工藝流程
常規(guī)IC封裝需經(jīng)過將晶圓與IC封裝基板焊接，再將IC基板焊接至普通PCB的復(fù)雜過程。與之不同，WLP基于IC晶
封裝工藝中的晶圓級封裝技術(shù)
我們看下一個先進封裝的關(guān)鍵概念——晶圓級封裝（Wafer Level Package，WLP）。
評論