納芯微AMR磁編碼器（以 MT6835/MT6826S 為代表）憑借21 位高精度、抗 Z 軸漏磁、寬氣隙、強抗擾特性，成為 BLDC/PMSM FOC 控制的主流位置反饋方案。其性能上限由安裝精度（同軸度 / 氣隙 / 傾斜）與PCB 抗干擾布局共同決定，本文給出可直接落地的量化規(guī)范、誤差控制、安裝工藝與 PCB 設計準則，適配工業(yè)伺服、機器人、電動工具等場景。

一、安裝核心前提：磁鐵選型（精度基礎）

AMR 編碼器依賴均勻徑向磁場，磁鐵選型直接決定信號質(zhì)量，必須嚴格遵循以下規(guī)范：

1.1 磁鐵類型與充磁

類型：兩極徑向充磁釹鐵硼磁鐵（N35~N52），剩磁 300~500mT，表面磁場≥300mT（進入 AMR 飽和區(qū)，信號與強度無關）。

充磁：嚴格徑向充磁，磁場均勻性 <±5%，禁止軸向 / 混合充磁，否則 SIN/COS 信號畸變，角度誤差激增。

尺寸：直徑 φ6~φ12mm，厚度 2~5mm（推薦 2.5mm）；直徑過小磁場弱，過大易偏心、成本高。

防護：表面鍍鎳 / 鍍鋅，防銹蝕；安裝前清潔，無鐵屑、油污。

1.2 磁鐵固定方式

軸套緊配合：采用 H7/js6 公差軸套，與電機軸過盈配合（壓入力 5~10kg），禁止膠水固定（振動易脫落）。

定位銷 / 鍵槽：高速 / 高振動場景（>5000rpm），增加定位銷或鍵槽，防止磁鐵周向打滑。

端面平面度：磁鐵安裝端面平面度≤0.05mm，保證氣隙均勻。

二、同軸度安裝規(guī)范（核心精度指標）

同軸度偏差是 AMR 編碼器最大誤差源，直接導致 SIN/COS 正交性惡化、角度非線性增大，必須量化控制。

2.1 同軸度量化指標（MT6835/MT6826S）

2.2 同軸度控制工藝（量產(chǎn)可落地）

治具定位：采用專用同軸度治具，激光對中，千分表檢測偏心與傾斜，批量一致性控制在 ±0.03mm 內(nèi)。

軸與磁鐵對中：電機軸與磁鐵內(nèi)孔同軸，軸伸長度≥磁鐵厚度的 1.5 倍，避免懸臂偏心。

PCB 定位：編碼器 PCB 采用定位孔（公差 ±0.02mm）與電機端面對齊，禁止手工焊接定位（偏差大）。

振動加固：高振動場景（>50g），PCB 與電機殼體剛性連接，減少相對位移。

2.3 同軸度誤差檢測方法

靜態(tài)檢測：千分表測磁鐵外圓跳動，控制≤0.05mm；測芯片與磁鐵端面平行度，控制≤0.03mm。

動態(tài)檢測：電機低速旋轉(zhuǎn)（100rpm），讀取編碼器原始 SIN/COS 信號，波形無明顯畸變、幅度均勻，說明同軸度合格。

三、氣隙安裝規(guī)范（AMR 核心優(yōu)勢）

AMR 編碼器氣隙寬容度遠高于霍爾方案，但仍需控制在合理范圍，避免信號飽和或噪聲增大。

3.1 氣隙量化指標（MT6835/MT6826S）

推薦氣隙：1.0mm（最佳性能點，信號幅度最大、噪聲最低）。

允許范圍：0.5~3.0mm（0.5mm 以下易碰撞；3.0mm 以上信號弱、抗擾下降）。

氣隙均勻性：≤±0.1mm（全周波動 < 0.1mm，避免局部磁場畸變）。

溫度補償：-40℃~125℃全溫域，氣隙波動≤±0.15mm（考慮熱脹冷縮，選用低膨脹系數(shù)支架）。

3.2 氣隙控制工藝

非接觸式測量：采用氣隙規(guī)（精度 ±0.01mm），批量檢測每臺電機氣隙，確保一致性。

墊片微調(diào)：PCB 與電機端面間加銅箔墊片（厚度 0.05/0.1/0.2mm），精確調(diào)整氣隙至目標值。

防碰撞設計：氣隙 < 0.8mm 時，增加機械限位（如擋圈），防止電機軸竄動導致芯片與磁鐵碰撞。

3.3 氣隙與性能關系

氣隙 0.5~1.5mm：信號幅度穩(wěn)定，角度誤差 <±0.1°（校準后）。

氣隙 > 2.0mm：信號幅度下降 > 30%，易受 PWM 噪聲干擾，誤差增大至 ±0.5° 以上。

氣隙 < 0.5mm：磁場過強，AMR 電橋飽和，信號失真，誤差激增。

四、抗干擾 PCB 布局規(guī)范（系統(tǒng)穩(wěn)定性關鍵）

AMR 編碼器雖天生免疫 Z 軸漏磁，但對 ** 平面 EMI（PWM 噪聲、功率線耦合）** 敏感，PCB 布局必須遵循 “分區(qū)隔離、差分優(yōu)化、電源濾波、單點接地” 四大原則。

4.1 分區(qū)布局（物理隔離）

敏感區(qū)隔離：編碼器芯片（AMR 電橋、AFE、ADC）遠離電機功率回路（MOSFET、母線電容、電機相線），間距≥10mm，避免 PWM 高頻噪聲（10~20kHz）耦合。

模擬 / 數(shù)字分區(qū)：編碼器模擬區(qū)（AVDD、SIN/COS）與數(shù)字區(qū)（DVDD、SPI、MCU）物理分割，間距≥3mm，禁止功率線穿越敏感區(qū)。

地平面分割：模擬地（AGND）與數(shù)字地（DGND）分割，僅在編碼器芯片下方單點連接（通過 0Ω 電阻或磁珠），避免地環(huán)路干擾。

4.2 差分信號布線（SIN/COS/ABZ）

AMR 編碼器 SIN/COS 為差分模擬信號，ABZ 為差分數(shù)字信號，布線規(guī)范如下：

等長平行：差分線（SIN+/SIN-、COS+/COS-、A+/A-、B+/B-）等長、平行、短距，長度差 < 3mm，線寬≥0.2mm，間距≥0.3mm（保證阻抗匹配，抑制共模噪聲）。

包地屏蔽：差分線兩側(cè)鋪接地覆銅（包地），間距≥0.2mm，屏蔽外部干擾；禁止差分線靠近功率線、時鐘線（間距≥5mm）。

過孔控制：差分線盡量少打過孔（≤2 個），過孔處增加接地過孔（每側(cè) 1 個），減少阻抗突變。

4.3 電源濾波設計（噪聲抑制核心）

編碼器電源噪聲是角度抖動的主要原因，必須采用多級濾波：

芯片電源：AVDD、DVDD 引腳就近并聯(lián) 0.1μF 高頻陶瓷電容 + 10μF 電解 / 鉭電容，電容距引腳≤2mm，濾除高頻與低頻噪聲。

電源入口：編碼器電源輸入端加π 型濾波網(wǎng)絡（10μF 電解 + 10Ω 磁珠 + 0.1μF 陶瓷），抑制電源紋波與傳導干擾。

磁珠選型：AVDD 串接600Ω@100MHz 磁珠，隔離數(shù)字噪聲進入模擬電路；DVDD 串接100Ω@100MHz 磁珠，抑制數(shù)字噪聲耦合。

4.4 SPI / 數(shù)字接口布線

SPI 線：CLK、MOSI、MISO、CS 線短距、等長，遠離功率線與差分模擬線，每線并聯(lián) 0.1μF 濾波電容（就近放置）。

時鐘線：SPI 時鐘線（CLK）包地處理，減少輻射干擾；時鐘頻率≤10MHz（MT6835 最高 16MHz，工業(yè)場景推薦 10MHz 以下）。

上拉電阻：SPI 接口上拉電阻（10kΩ）就近放置在編碼器芯片側(cè)，減少信號反射。

4.5 屏蔽與接地優(yōu)化

金屬屏蔽罩：工業(yè) / 高干擾場景，編碼器芯片加金屬屏蔽罩（銅 / 鋁材質(zhì)），屏蔽罩可靠接地（接 AGND），抑制空間 EMI。

接地過孔：編碼器芯片下方鋪大面積接地覆銅，增加接地過孔（≥8 個），降低接地阻抗，減少溫漂。

功率地與信號地：電機功率地（PGND）與編碼器信號地（AGND）僅在電源入口單點連接，避免地彈噪聲干擾采樣。

五、安裝后校準規(guī)范（誤差補償最后一步）

納芯微 AMR 編碼器內(nèi)置自動校準功能，可補償 80% 以上安裝誤差（偏心、氣隙、傾斜、正交誤差），必須執(zhí)行以下校準流程：

5.1 校準前提

安裝完成，同軸度、氣隙合格，電機無振動、無卡死。

電機勻速旋轉(zhuǎn)（400~800rpm，轉(zhuǎn)速波動≤±5%），覆蓋 360° 全角度。

5.2 校準操作（MT6835 為例）

硬件觸發(fā)：將 CAL 引腳拉高（3.3V），或通過 SPI 向 0x155 寄存器寫入 0x5E，啟動自校準。

校準過程：電機勻速旋轉(zhuǎn) 10~20 圈，芯片自動采集 SIN/COS 信號，擬合誤差模型，生成補償系數(shù)存入內(nèi)置 EEPROM（500ms 內(nèi)完成）。

校準完成：PWM 引腳輸出 50% 占空比（或 SPI 讀取校準狀態(tài)寄存器），表示校準成功；斷電后補償系數(shù)保留，無需重復校準。

5.3 校準效果

偏心 0.2mm、氣隙 1.0mm、傾斜 2° 時，角度誤差從 ±2° 優(yōu)化至 **±0.07°**（MT6835，21 位精度）。

正交誤差從 ±5° 補償至 ±0.1°，SIN/COS 信號完美正交。

六、常見安裝問題與解決方案

七、總結(jié)

納芯微 AMR 磁編碼器的高精度與穩(wěn)定性，依賴 **“磁鐵選型→同軸度控制→氣隙優(yōu)化→PCB 抗干擾布局→自動校準”** 全流程規(guī)范。核心要點：

同軸度：偏心≤±0.05mm，傾斜≤±1°，是精度基礎；

氣隙：推薦 1.0mm，控制在 0.5~3.0mm，利用 AMR 寬氣隙優(yōu)勢；

PCB 布局：分區(qū)隔離、差分優(yōu)化、多級濾波、單點接地，是抗干擾關鍵；

校準：安裝后必須執(zhí)行自動校準，補償安裝誤差，釋放芯片性能。

審核編輯 黃宇